嵌入式系統在電源設計中的運用

　　2.2 電源電路設計

　　AT91RM9200有5種類(lèi)型的電源引腳：VDDCORE引腳用于向內核供電，一般為1.8 V；VDDPLL、VDDOSC分別給PLL或者振蕩器供電，一般為1.8 V；VDDIOP、VDDIOM分別用于給外設I/O口線(xiàn)、USB收發(fā)器以及外部總線(xiàn)接口I/O口線(xiàn)供電，一般為3.3 V。此外，系統的鍵盤(pán)、顯示電路的供電電壓需要＋5 V電源。因此，本控制系統需要使用3組電源。通過(guò)對整個(gè)控制系統的控制要求和性能進(jìn)行分析，確定本系統的負載電流大約為3 A。因此，系統電源的穩壓芯片選用了ON公司的LM2576系列穩壓器，把外部直流電源穩壓成系統需要的+3.3 V和+5 V電源。由于系統內核電源供電要求1.8 V，因此系統應采用二級電源轉換電路。本文選用TI公司的微功耗、極低壓差PMOS穩壓器（LDO芯片）TPS72518作為內核電源轉換芯片，把+3.3 V穩壓成+1.8 V，為處理器內核提供工作電源。系統電源電路如圖2所示。圖2中給出了嵌入式系統電源去耦等PCB設計方法。C3、C6是穩壓芯片的電解旁路電容，在電路中接入它們能使電路穩定地工作；C2、C5、C8為輸出穩定電容，對于減小輸出紋波、輸出噪聲以及負載電流變化的影響有較好的效果，根據穩壓器自身的工作要求，電容分別選用10 μF、100 μF的電解電容。

圖2 系統電源電路圖

基于32位微處理器的嵌入式系統性能在很大程度上取決于時(shí)鐘電路的穩定性和可靠性，而時(shí)鐘電路的穩定性主要取決于系統鎖相環(huán)（PLL）的穩定性。因此，在PLL模擬部分供電電源應采用濾波電路，以保證供電的穩定性。微處理器內部時(shí)鐘、電源和復位控制等關(guān)鍵部件的參數對系統各種運行方式起著(zhù)重要甚至是決定性的作用。因此，為了保證在各種運行方式下所設置的參數不變，通常在嵌入式系統設計中提供后備電池的供電電路。如圖2所示，采用TI公司的電池充電器BQ24200作為系統電源的后備電池，系統正常工作時(shí)外部電源對它進(jìn)行充電，外部電源被切斷后由它提供系統電源，以便系統保存重要參數。