PCB 板 EMC/EMI 的設計技巧

3 EMI的其它控制手段

3.1 電源系統設計
* 設計低阻抗電源系統，確保在低于fknee頻率范圍內的電源分配系統的阻抗低于目標阻抗。
* 使用濾波器，控制傳導干擾。
* 電源去耦。在EMI設計中，提供合理的去耦電容，能使芯片可靠工作，并降低電源中的高頻噪聲，減少EMI。由于導線(xiàn)電感及其它寄生參數的影響，電源及其供電導線(xiàn)響應速度慢，從而會(huì )使高速電路中驅動(dòng)器所需要的瞬時(shí)電流不足。合理地設計旁路或去耦電容以及電源層的分布電容，能在電源響應之前，利用電容的儲能作用迅速為器件提供電流。正確的電容去耦可以提供一個(gè)低阻抗電源路徑，這是降低共模 EMI的關(guān)鍵。

3.2 接地
接地設計是減少整板EMI的關(guān)鍵。
* 確定采用單點(diǎn)接地、多點(diǎn)接地或者混合接地方式。
* 數字地、模擬地、噪聲地要分開(kāi)，并確定一個(gè)合適的公共接地點(diǎn)。
* 雙面板設計若無(wú)地線(xiàn)層，則合理設計地線(xiàn)網(wǎng)格很重要，應保證地線(xiàn)寬度》電源線(xiàn)寬度》信號線(xiàn)寬度。也可采用大面積鋪地的方式，但要注意在同一層上的大面積地的連貫性要好。
* 對于多層板設計，應確保有地平面層，減小共地阻抗。

3.3 串接阻尼電阻
在電路時(shí)序要求允許的前提下，抑制干擾源的基本技術(shù)是在關(guān)鍵信號輸出端串入小阻值的電阻，通常采用22～33Ω的電阻。這些輸出端串聯(lián)小電阻能減慢上升/下降時(shí)間并能使過(guò)沖及下沖信號變得較平滑，從而減小輸出波形的高頻諧波幅度，達到有效地抑制EMI的目的。

3.4 屏蔽
* 關(guān)鍵器件可以使用EMI屏蔽材料或屏蔽網(wǎng)。
* 對關(guān)鍵信號的屏蔽，可以設計成帶狀線(xiàn)或在關(guān)鍵信號的兩側以地線(xiàn)相隔離。

3.5 擴頻
擴展頻譜（擴頻）的方法是一種新的降低EMI的有效方法。擴展頻譜是將信號進(jìn)行調制，把信號能量擴展到一個(gè)比較寬的頻率范圍上。實(shí)際上，該方法是對時(shí)鐘信號的一種受控的調制，這種方法不會(huì )明顯增加時(shí)鐘信號的抖動(dòng)。實(shí)際應用證明擴展頻譜技術(shù)是有效的，可以將輻射降低7到20dB。

3.6 EMI分析與測試
* 仿真分析
完成PCB布線(xiàn)后，可以利用EM I仿真軟件及專(zhuān)家系統進(jìn)行仿真分析，模擬EMC/EMI環(huán)境，以評估產(chǎn)品是否滿(mǎn)足相關(guān)電磁兼容標準要求。

* 掃描測試
利用電磁輻射掃描儀，對裝聯(lián)并上電后的機盤(pán)掃描，得到PCB中電磁場(chǎng)分布圖（如圖3，圖中紅色、綠色、青白色區域表示電磁輻射能量由低到高），根據測試結果改進(jìn)PCB設計。

4 小結
隨著(zhù)新的高速芯片的不斷開(kāi)發(fā)與應用，信號頻率也越來(lái)越高，而承載它們的PCB板可能會(huì )越來(lái)越小。PCB設計將面臨更加嚴峻的EMI挑戰，唯有不斷探索、不斷創(chuàng )新，才能使PCB板的EMC /EMI設計取得成功。