一種新型高線(xiàn)性度采樣開(kāi)關(guān)的設計

摘要 設計了一種應用于流水線(xiàn)ADC中的新型高線(xiàn)性度采樣開(kāi)關(guān)，該開(kāi)關(guān)采用比較器、反相器鏈、CMOS對管開(kāi)關(guān)，自舉電容等實(shí)現，具有較高的線(xiàn)性度。其基本原理為：使MOS管柵極電壓實(shí)時(shí)跟隨輸入電壓，保證其差值恒定，從而實(shí)現整體采樣保持電路較高的無(wú)雜散動(dòng)態(tài)范圍。通過(guò)Flip-around型采樣保持電路進(jìn)行驗證，其無(wú)雜散動(dòng)態(tài)范圍可達91dB，滿(mǎn)足設計要求。
關(guān)鍵詞 采樣開(kāi)關(guān)；柵源跟隨；高線(xiàn)性度

在A(yíng)DC轉換器的設計和應用中尤其在音頻、視頻系統中，諧波失真是要考慮的因素，對于傳統ADC的采樣開(kāi)關(guān)而言，CMOS對管，用MOS管作為開(kāi)關(guān)使用時(shí)是不分漏源級的，當實(shí)際采樣到的信號不斷變化時(shí)，其源級也無(wú)法確定，這就導致無(wú)法通過(guò)將源級和襯底相連的方式消除襯底偏置效應，從而導致開(kāi)關(guān)的非線(xiàn)性較大，這對ADC的非線(xiàn)性影響也較大。
針對此問(wèn)題，基于MOS管柵源級電壓跟隨技術(shù)，設計了一種新型高精度采樣開(kāi)關(guān)，能有效減小MOS管的襯底偏置效應，可廣泛應用于流水線(xiàn)ADC，逐次逼近ADC等模數轉換器和各種采樣系統中，具備良好的線(xiàn)性度。

1 采樣開(kāi)關(guān)的設計
1．1 工作原理
本項目設計14位100 MHz采樣速率的高精度采樣保持電路，考慮到實(shí)際電路中的寄生非理想特性，ADc中采樣保持電路的諧波失真主要由采樣開(kāi)關(guān)的導通等效電阻，溝道電荷注入效應以及輸入寄生電容等因素影響。為確保一定的線(xiàn)性度和輸入信號帶寬，文中對傳統CMOS對管開(kāi)關(guān)電路進(jìn)行了優(yōu)化和重新設計，確保滿(mǎn)足系統高線(xiàn)性度的要求。

如圖1所示，設計的新型開(kāi)關(guān)主要由基本CMOS對管開(kāi)關(guān)，比較器和反相器鏈組成。由于要實(shí)時(shí)判斷哪個(gè)端口為源級和漏級，因此加入了2個(gè)襯底選擇開(kāi)關(guān)S1和S2，由互補開(kāi)關(guān)組成。采用比較器觸發(fā)S1和S2使襯底能夠連接到實(shí)時(shí)變化的源端。在采樣開(kāi)關(guān)M1管導通的狀態(tài)，襯底確保能夠只連接到一個(gè)端口。采用直接連接源端和襯底的結構，使M1管的偏襯效應得以消除，使其具有較小的非線(xiàn)性和較大的輸入擺幅。下面討論兩種情況，分別分析M1管分別導通和關(guān)斷時(shí)的工作原理。
在關(guān)斷時(shí)(S6，S5和S3打開(kāi))，自舉電容會(huì )被充電到Vdd。在導通時(shí)(S7和S4打開(kāi))，當VinVout，即比較器輸出為低電平時(shí)S1打開(kāi)，直接連接輸入端和襯底。采樣開(kāi)關(guān)M1的柵極電壓此時(shí)等于Vin-Vdd，源柵電壓Vsg和源襯電壓Vsb分別接到電源電壓Vdd和0。根據MOS管基本公式可得

當Vin>Vout時(shí)，情況和前面正相反。開(kāi)關(guān)S2由比較器作用以連接輸出端和襯底，對應此時(shí)真正的源端是輸入端。采樣開(kāi)關(guān)M1的柵極電壓變成Vout-Vdd，同時(shí)源端電壓是Vout。此時(shí)Vsg仍然準確地為Vdd不變，閾值電壓同樣不變。與式(1)類(lèi)似，同理可得