一種新型高線(xiàn)性度采樣開(kāi)關(guān)的設計
作者：
時(shí)間：2011-12-23
來(lái)源：網(wǎng)絡(luò )
收藏
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
2 應用Flip-around采樣保持電路驗證
電容翻轉型(Flip-around)采樣保持電路由于反饋系數β較大，等效到輸出的噪聲也相應減小，同時(shí)與傳統的電荷傳輸型采樣保持電路相比，其功耗更低。因此采用此結構對新型開(kāi)關(guān)進(jìn)行驗證。
圖5是采用電容翻轉型采樣保持電路的結構。為有效地抑制直流偏置和襯底噪聲，同時(shí)減小偶次諧波失真，提高線(xiàn)性度，采用全差分輸入輸出結構；又由于CMOS開(kāi)關(guān)固有的非理想效應，如溝道電荷注入以及柵極時(shí)鐘饋通等，這會(huì )造成輸入與輸出之間的誤差，需采用下級板采樣技術(shù)克服。為與普通CMOS對管開(kāi)關(guān)對比，進(jìn)行2次FFT仿真，其中圖5中的輸入開(kāi)關(guān)S0分別采用兩種不同的采樣開(kāi)關(guān)，即普通的CMOS對管開(kāi)關(guān)和本文設計的采樣開(kāi)關(guān)。兩種情況下其他開(kāi)關(guān)均使用普通單管開(kāi)關(guān)。本文引用地址：http://dyxdggzs.com/article/178157.htm
采用華虹NEC 0．18 μm MMCMOS工藝，電源電壓1．8 V，運用Cadence Spectre軟件以及Matlab對電路進(jìn)行了仿真和FFT性能分析。圖5所示為采樣保持電路采樣率為100 MHz，輸入信號為47．94 MHz正弦波時(shí)的無(wú)雜散動(dòng)態(tài)范圍(Spurious Free Dynamic Range，SFDR)FFT分析如圖7所示，其SFDR為91 dB。同理仿真得到同等條件下采用普通CMOS對管開(kāi)關(guān)的采樣保持電路，其SFDR如圖6所示為72dB，通過(guò)對比，本文設計的采樣開(kāi)關(guān)較普通CMOS開(kāi)關(guān)的采樣保持電路的SFDR性能優(yōu)異，從而實(shí)現了設計目標。
3 結束語(yǔ)
設計了一種新型的采樣開(kāi)關(guān)，與傳統CMOS對管開(kāi)關(guān)相比，其具有更好的線(xiàn)性度，可應用在A(yíng)DC的采樣保持等電路中，以使整個(gè)系統達到更好的SFDR。
評論