電源完整性設計1

為什么要重視電源噪聲問(wèn)題

芯片內部有成千上萬(wàn)個(gè)晶體管，這些晶體管組成內部的門(mén)電路、組合邏輯、寄存器、計數器、延遲線(xiàn)、狀態(tài)機、以及其他邏輯功能。隨著(zhù)芯片的集成度越來(lái)越高，內部晶體管數量越來(lái)越大。芯片的外部引腳數量有限，為每一個(gè)晶體管提供單獨的供電引腳是不現實(shí)的。芯片的外部電源引腳提供給內部晶體管一個(gè)公共的供電節點(diǎn)，因此內部晶體管狀態(tài)的轉換必然引起電源噪聲在芯片內部的傳遞。

對內部各個(gè)晶體管的操作通常由內核時(shí)鐘或片內外設時(shí)鐘同步，但是由于內部延時(shí)的差別，各個(gè)晶體管的狀態(tài)轉換不可能是嚴格同步的，當某些晶體管已經(jīng)完成了狀態(tài)轉換，另一些晶體管可能仍處于轉換過(guò)程中。芯片內部處于高電平的門(mén)電路會(huì )把電源噪聲傳遞到其他門(mén)電路的輸入部分。如果接受電源噪聲的門(mén)電路此時(shí)處于電平轉換的不定態(tài)區域，那么電源噪聲可能會(huì )被放大，并在門(mén)電路的輸出端產(chǎn)生矩形脈沖干擾，進(jìn)而引起電路的邏輯錯誤。芯片外部電源引腳處的噪聲通過(guò)內部門(mén)電路的傳播，還可能會(huì )觸發(fā)內部寄存器產(chǎn)生狀態(tài)轉換。

除了對芯片本身工作狀態(tài)產(chǎn)生影響外，電源噪聲還會(huì )對其他部分產(chǎn)生影響。比如電源噪聲會(huì )影響晶振、PLL、DLL的抖動(dòng)特性，AD轉換電路的轉換精度等。解釋這些問(wèn)題需要非常長(cháng)的篇幅，本文不做進(jìn)一步介紹，我會(huì )在后續文章中詳細講解。 由于最終產(chǎn)品工作溫度的變化以及生產(chǎn)過(guò)程中產(chǎn)生的不一致性，如果是由于電源系統產(chǎn)生的問(wèn)題，電路將非常難調試，因此最好在電路設計之初就遵循某種成熟的設計規則，使電源系統更加穩健。

電源完整性設計（2）電源系統噪聲余量分析

絕大多數芯片都會(huì )給出一個(gè)正常工作的電壓范圍，這個(gè)值通常是±5%。例如：對于3.3V電壓，為滿(mǎn)足芯片正常工作，供電電壓在3.13V到3.47V之間，或3.3V±165mV。對于1.2V電壓，為滿(mǎn)足芯片正常工作，供電電壓在1.14V到1.26V之間，或1.2V±60mV。這些限制可以在芯片datasheet中的recommended operating conditions部分查到。這些限制要考慮兩個(gè)部分，第一是穩壓芯片的直流輸出誤差，第二是電源噪聲的峰值幅度。老式的穩壓芯片的輸出電壓精度通常是±2.5%，因此電源噪聲的峰值幅度不應超過(guò)±2.5%。當然隨著(zhù)芯片工藝的提高，現代的穩壓芯片直流精度更高，可能會(huì )達到±1%以下，TI公司的開(kāi)關(guān)電源芯片TPS54310精度可達±1%，線(xiàn)性穩壓源AMS1117可達±0.2%。但是要記住，達到這樣的精度是有條件的，包括負載情況，工作溫度等限制。因此可靠的設計還是以±2.5%這個(gè)值更把握些。如果你能確保所用的芯片安裝到電路板上后能達到更高的穩壓精度，那么你可以為你的這款設計單獨進(jìn)行噪聲余量計算。本文著(zhù)重電源部分設計的原理說(shuō)明，電源噪聲余量將使用±2.5%這個(gè)值。

電源噪聲余量計算非常簡(jiǎn)單，方法如下：

比如芯片正常工作電壓范圍為3.13V到3.47V之間，穩壓芯片標稱(chēng)輸出3.3V。安裝到電路板上后，穩壓芯片輸出3.36V。那么容許電壓變化范圍為3.47-3.36=0.11V=110mV。穩壓芯片輸出精度±1%，即±3.363*1%=±33.6 mV。電源噪聲余量為110-33.6=76.4 mV。