電源完整性設計2

電源完整性設計（8）從電源系統的角度

從電源系統的角度進(jìn)行去耦設計

先插一句題外話(huà)，很多人在看資料時(shí)會(huì )有這樣的困惑，有的資料上說(shuō)要對每個(gè)電源引腳加去耦電容，而另一些資料并不是按照每個(gè)電源引腳都加去偶電容來(lái)設計的，只是說(shuō)在芯片周?chē)胖枚嗌匐娙?，然后怎么放置，怎么打孔等等。那么到底哪種說(shuō)法及做法正確呢？我在剛接觸電路設計的時(shí)候也有這樣的困惑。其實(shí)，兩種方法都是正確的，只不過(guò)處理問(wèn)題的角度不同?？催^(guò)本文后，你就徹底明白了。

上一節講了對引腳去耦的方法，這一節就來(lái)講講另一種方法，從電源系統的角度進(jìn)行去耦設計。該方法本著(zhù)這樣一個(gè)原則：在感興趣的頻率范圍內，使整個(gè)電源分配系統阻抗最低。其方法仍然是使用去耦電容。

電源去耦涉及到很多問(wèn)題：總的電容量多大才能滿(mǎn)足要求？如何確定這個(gè)值？選擇那些電容值？放多少個(gè)電容？選什么材質(zhì)的電容？電容如何安裝到電路板上？電容放置距離有什么要求？下面分別介紹。

電源完整性設計（9）著(zhù)名的Target Impedance

著(zhù)名的Target Impedance（目標阻抗）

目標阻抗（Target Impedance）定義為：

（公式4）

其中： 為要進(jìn)行去耦的電源電壓等級，常見(jiàn)的有5V、3.3V、1.8V、1.26V、1.2V等。 為允許的電壓波動(dòng)，在電源噪聲余量一節中我們已經(jīng)闡述過(guò)了，典型值為2.5%。 為負載芯片的最大瞬態(tài)電流變化量。

該定義可解釋為：能滿(mǎn)足負載最大瞬態(tài)電流供應，且電壓變化不超過(guò)最大容許波動(dòng)范圍的情況下，電源系統自身阻抗的最大值。超過(guò)這一阻抗值，電源波動(dòng)將超過(guò)容許范圍。如果你對阻抗和電壓波動(dòng)的關(guān)系不清楚的話(huà)，請回顧“電容退耦的兩種解釋”一節。

對目標阻抗有兩點(diǎn)需要說(shuō)明：

1 目標阻抗是電源系統的瞬態(tài)阻抗，是對快速變化的電流表現出來(lái)的一種阻抗特性。

2 目標阻抗和一定寬度的頻段有關(guān)。在感興趣的整個(gè)頻率范圍內，電源阻抗都不能超過(guò)這個(gè)值。阻抗是電阻、電感和電容共同作用的結果，因此必然與頻率有關(guān)。感興趣的整個(gè)頻率范圍有多大？這和負載對瞬態(tài)電流的要求有關(guān)。顧名思義，瞬態(tài)電流是指在極短時(shí)間內電源必須提供的電流。如果把這個(gè)電流看做信號的話(huà)，相當于一個(gè)階躍信號，具有很寬的頻譜，這一頻譜范圍就是我們感興趣的頻率范圍。

如果暫時(shí)不理解上述兩點(diǎn)，沒(méi)關(guān)系，繼續看完本文后面的部分，你就明白了。

電源完整性設計（10）需要多大的電容量