節省基站功耗的低壓差(0V)穩壓器

電信基站等設備需要多路供電電源，以滿(mǎn)足不同的輸出電壓、輸出電流要求。機房的主電源通常先被轉換為+48V或-48V直流電源，然后根據需要傳送到各個(gè)系統設備，最后再轉換成較低等級的電源電壓。

　　常見(jiàn)的設計方案是利用電源模塊或現成的轉換器(磚)將48VDC(或-48VDC)電源轉換到一個(gè)較低的電源電壓，然后再由電源模塊或PCB板上電路將其轉換為要求的各種電壓。一個(gè)典型例子是，從48V輸入轉換到8.5V，通常這個(gè)8.5V與48V輸入是電氣隔離的。

　　將8.5V電源分別轉換成用于RF功率放大器的7.5V(基站設備)和用于邏輯電路的5V、3.3/3V，或用于FPGA、處理器核的1.8V電壓?？紤]到系統所要求的供電電流和功耗指標，采用開(kāi)關(guān)模式降壓轉換技術(shù)從8.5V產(chǎn)生較低的電源，而對于RF級的7.5V電源則大多采用 低壓差線(xiàn)性穩壓器(LDO)實(shí)現，以滿(mǎn)足射頻電路的低噪聲要求。

　　線(xiàn)性穩壓器會(huì )根據輸出電壓的要求調整輸入與輸出的壓差，因而要消耗一定的功率(電流與輸入/輸出壓差的乘積)，表現為調整管的熱耗。為了提高散熱能力，設計人員不得不折中考慮輸入/輸出壓差、功率耗散、調整管選擇等因素，以便在規定的負載電流和輸入電壓范圍內可靠地工作在線(xiàn)性區(非飽和、截止)。在本文介紹的電路中，輸入電源電壓隨著(zhù)系統負載的變化量可能達到100mV，壓差可能達到900mV，由此可見(jiàn)，8.5V的電源電壓剛好滿(mǎn)足要求。本例中標稱(chēng)壓差1V剛好能夠接受。

　　多數所謂的LDO其實(shí)際壓差會(huì )高于1V，因此這些器件需要輸入與輸出之間保持更大的壓差裕量。對于1V壓差，調整管上的功耗為1V×10A=10W。如此大的功耗要求系統提供合理的熱管理方案，并因此會(huì )增加小型散熱器及相關(guān)材料成本和裝配時(shí)間。如圖1所示，采用6.8ºC/W典型系數的散熱器(比如Aavid Thermalloy公司的散熱器)和TO-220封裝的的溫升將高出室溫68ºC左右(為簡(jiǎn)化起見(jiàn)，忽略RθJC降額系數及其它熱阻的影響)?？紤]到機架內部其它功率元件，其內部溫度通常要高于外部環(huán)境溫度，散熱片甚至可能工作在100ºC以上。為了保證系統可靠工作，這種情況下顯然無(wú)法使用更小的散熱片。

圖1：典型的6.8ºC/W散熱器。

　　設計中需要低RDS 場(chǎng)效應管(FET)，以降低串聯(lián)調整管的壓降，從極性考慮要求使用P溝道器件。而具有相同架構的P溝道FET其導通電阻可能是N溝道FET導通電阻的兩倍以上，另外，P溝道FET的價(jià)格也比較高。

　　為便于比較，我們可以考察一下國際整流器公司(IR)的P溝道管IRF9Z34N和N溝道管IRFZ34，二者的擊穿電壓均為55V。100ºC時(shí)，P溝道器件的導通電阻為100mΩ，可承載12A電流；而N溝道器件的導通電阻僅為40mΩ，可承載電流為18A。P溝道器件的價(jià)格大約貴兩倍。

　　提供10A峰值電流時(shí)，P溝道FET的導通壓降是1V，而具有40mΩ RDSon的N溝道FET的導通壓降為400mV。另一種選擇是使用 PNP晶體管，但即使是這樣，集電極與發(fā)射極之間的飽和壓降也會(huì )達到200mV。還可以選擇性能超過(guò)雙極性技術(shù)的超低RDSon N溝道FET，但這種器件需要更高的柵極驅動(dòng)電壓。如果能夠找到驅動(dòng)超低RDSon N溝道FET的方法的話(huà)，上述問(wèn)題將迎刃而解。

　　這也正是開(kāi)關(guān)模式轉換器所面臨的一個(gè)設計挑戰，為了驅動(dòng)超低RDSon N溝道FET，可以采用電壓自舉技術(shù)：將一個(gè)動(dòng)態(tài)開(kāi)關(guān)電壓通過(guò)二極管進(jìn)行交流耦合，再對儲能電容充電，就可得到高于輸出電壓的N溝道FET柵極驅動(dòng)電壓。如果電路板或電源模塊內含有降壓轉換器，則可利用其開(kāi)關(guān)信號產(chǎn)生線(xiàn)性穩壓器所需的柵極驅動(dòng)電壓。

　　也就是說(shuō)，我們可以將降壓轉換器的開(kāi)關(guān)節點(diǎn)連接到簡(jiǎn)單的倍壓電路。常見(jiàn)的倍壓電路是半波系列乘法器，也稱(chēng)作維拉德(Villard)級聯(lián)電路(圖2)。幅度為±Us的交流電壓作用到該電路可以獲得4倍的輸出，即輸出端得到4Us。

　　開(kāi)關(guān)電壓相對于地電平的擺幅為Us時(shí)，該電路可產(chǎn)生4Us的輸出，而降壓轉換器開(kāi)關(guān)節點(diǎn)的擺幅大約為Vin至地電平。因此如果降壓轉換器的供電電壓為8.5V，則其進(jìn)入電感的開(kāi)關(guān)電壓為0V至+8.5V，得出Us=4.25V，如圖2所示。

圖2：(a) Villard級聯(lián)倍壓電路；(b) 倍壓電路輸入為+V，開(kāi)關(guān)幅度為+V，產(chǎn)生2倍(+V)輸出。

　　如果考慮轉換器的占空比，則需作進(jìn)一步的復雜計算，因為占空比與輸入、輸出電壓比和負載有關(guān)，為便于討論，我們假設占空比為50%，可以利用圖2電路獲得大約17V的電壓。需要輸出更高電壓時(shí)，可以級聯(lián)更多的倍壓?jiǎn)卧娐?，一級倍壓使用兩個(gè)二極管和兩個(gè)電容，可產(chǎn)生低電流直流輸出(圖2a)。

　　我們可以將上述電路產(chǎn)生的17V DC應用到一個(gè)簡(jiǎn)單的低電流線(xiàn)性穩壓器(如MAX1616)，目的是為低RDSon N溝道FET提供柵極驅動(dòng)。FET器件采用8.5V供電，輸出7.5V為RF放大器供電，通過(guò)電位器分壓反饋網(wǎng)絡(luò )調節線(xiàn)性穩壓器輸出。該電路利用MAX5060評估板、MAX1616線(xiàn)性穩壓器、N溝道功率MOSFET以及相關(guān)的其它元件進(jìn)行了測試，簡(jiǎn)化原理圖如圖3所示，實(shí)際電路如圖4所示。

圖3：零壓差穩壓電路框圖。

　　電路工作原理

　　MAX5060EVKIT降壓轉換器可產(chǎn)生3.3V電壓，輸出電流達20A，開(kāi)關(guān)頻率約為270kHz，由12V輸入產(chǎn)生3.3V輸出。由于圖4電路工作在輕載條件下，負載電流只有1A，作用在電感上的電壓波形占空比為25%，擺幅介于地電平和12V之間。利用該開(kāi)關(guān)電壓驅動(dòng)倍壓電路，可以在線(xiàn)性穩壓器(MAX1616)的輸入端得到大約24V的直流電壓。實(shí)際倍壓輸出為22.7V，能夠為線(xiàn)性穩壓器提供足夠的驅動(dòng)。線(xiàn)性穩壓器的輸出可驅動(dòng)低RDSon N溝道FET(IRFZ24N)的柵極。

　　利用一個(gè)可調電源為場(chǎng)效應管供電，從而允許根據輸入、輸出電壓的范圍調節壓降。FET的柵極由MAX1616 LDO的22V輸出驅動(dòng)，并在分壓網(wǎng)絡(luò )R1的電壓達到1.24V之前始終將場(chǎng)效應管驅動(dòng)在導通狀態(tài)，隨后關(guān)閉FET驅動(dòng)器，使穩壓器保持平衡。

　　電阻R2和電容C2通過(guò)抑制高速瞬態(tài)響應和噪聲來(lái)控制環(huán)路的動(dòng)態(tài)特性。電阻R2還可作為線(xiàn)性穩壓器的自身負載吸收FET關(guān)閉時(shí)的電流。通過(guò)選擇分壓網(wǎng)絡(luò )的電阻比設置輸出電壓值。在該應用中，R1選用250kΩ電位器，因此能讓MAX1616的輸出擺幅從1.25V上升到22V以上。

　　在不同輸入電壓、負載下觀(guān)察FET柵極驅動(dòng)電壓的跌落測量壓差，由此確定電路進(jìn)入閉環(huán)控制的工作點(diǎn)。一旦柵極驅動(dòng)跌落到MAX1616 LDO所能提供的22V以下，電路將進(jìn)入穩壓調整狀態(tài)。測量調整管兩端的輸入、輸出電壓之差，可以確定電源電壓、負載變化范圍內的壓降。

　　這種方法已經(jīng)被證明是確定線(xiàn)性調整管壓降的行之有效的途徑，它從側面反映了MOSFET的RDSon，圖5以表格和圖形的方式給出了對該電路的性能測試結果。

　　本文小結

　　圖4所示電路提供了一個(gè)零壓差穩壓器(ZDO)，可利用N溝道、低RDSon FET實(shí)現，MOSFET的柵極通過(guò)倍壓電路驅動(dòng)。降低輸出負載會(huì )減小輸入、輸出之間的壓差，空載時(shí)達到零。大電流應用中，該電路能夠降低穩壓過(guò)程中的調整管損耗，進(jìn)而降低對散熱器及其他熱管理技術(shù)的要求。

圖4：零壓差(ZDO)電路原理圖。

　　基站系統的LDO要求1V的壓差裕量，采用ZDO可大大降低這一裕量，對于需要10A輸出電流的應用，可以選擇具有極低RDSon的場(chǎng)效應管IRF1324，其RDSon低于1mΩ，利用該FET構建的ZDO理想情況下的壓差為每安培1mV。

　　在本文提供的例子中，所使用的FET即使在最糟糕的工作條件下也能有效降低調整管的功耗，考慮到負載變化及其他因素的影響，只需100mV的壓差裕量，再加上FET RDSon需要的10mV壓差，可以將原來(lái)的8.5V中間電壓降至7.61V?？倝翰顬?10mV，10A電流對應的功耗為1.1W，節省大約9W的功率。利用表面貼裝器件可直接通過(guò)PCB的覆銅區域散熱，因此可以很容易解決熱管理問(wèn)題?？傊?，使用IRF1324可省去散熱器，降低成本，簡(jiǎn)化安裝過(guò)程，并為系統節省9W的能耗。

圖5：圖4所示ZDO電路的測試結果。

　　ZDO還可用于電池供電系統，系統所能提供的壓差裕量會(huì )隨著(zhù)電池的工作電壓而發(fā)生顯著(zhù)變化，ZDO在這樣的系統可有效延長(cháng)電池的工作時(shí)間。

表1：零壓差穩壓器電路的主要性能。

　　備注

　　本電路只是原理電路，只在直流輕載下進(jìn)行過(guò)測試。讀者可以對其作進(jìn)一步的開(kāi)發(fā)，以?xún)?yōu)化動(dòng)態(tài)負載響應及低輸入/輸出壓差特性。