如何讓同步整流器達到高效率標準

標簽：電源 DC/DC 同步整流器

為了達到ClimateSaversCompuTIng及80PLUSPlatinum高效率標準，電源供應設計人員已經(jīng)在電源系統中將相移全橋式DC/DC搭配使用同步整流器(FET)(圖1)。對于這些高效率應用而言，相移全橋式轉換器是絕佳的選擇，因為DC/DC功率級的主要FET可達到零電壓切換。同步輸出整流器(QE及QF)的效率高于二極體整流，因此更容易達到這些高效率標準。然而，在無(wú)負載的條件下，這些同步整流器所耗用的電源，會(huì )高于輸出的標準整流二極體。若要符合無(wú)負載條件下的待機輸入電源需求，關(guān)閉同步整流器，并使用同步FET的本體二極體，進(jìn)行輸出整流更為適合。本文將介紹可根據轉換器輸入電源，開(kāi)關(guān)相移全橋式轉換器同步整流器的簡(jiǎn)易電路。

圖1顯示含同步整流器(QE及QF)的峰值電流模式，DC/DC相移全橋式轉換器功能示意圖。一般而言，FETQA至QF是以閘極驅動(dòng)器/緩沖級加以驅動(dòng)，QA至QD形成的H橋輸入電流，則是以電流感應變壓器(CT)網(wǎng)絡(luò )加以測量。

圖1.含同步整流器(QE及QF)的相移全橋式功能示意圖。

如前所述，為達到零負載條件下的待機電源需求，關(guān)閉同步整流器為較適合的作法，因為驅動(dòng)同步FET所耗用的電源，大于僅使用FET本體二極體進(jìn)行標準整流所耗用的電源。在待機模式中，轉換器的負載較輕，本體二極體耗用的電源相當少。以下等式可估算驅動(dòng)一個(gè)同步整流器閘極所需的電源(PQEg)。在此等式中，變數QEg是FET閘極電量，Vg是FET最大閘極電壓，變數fs是FET切換頻率。在相移全橋式設計中，FETQE的閘極電量為115nC，并且以100kHz的12V閘極驅動(dòng)信號加以驅動(dòng)，因此大約需要138mW的電源驅動(dòng)一個(gè)FET。在如此的條件下，驅動(dòng)兩個(gè)同步FET(QE及QF)所需的電源總計為276mW。如果同步整流器未關(guān)閉，驅動(dòng)這些FET所需的電源，可能會(huì )補償輸入電源的25%至50%。額外的電源消耗會(huì )使設計不符合輸入電源需求。

圖2中顯示的電路可新增至圖1中顯示的系統，根據系統負載控制啟用及停用FETQE與QF的同步整流器。

若要使此電路運作，需要同步閘極驅動(dòng)器(U1及U2)產(chǎn)生反向及非反向輸入。使用轉換器電流感應電阻(VRS)的電流感應信號啟用和停用FETQE及QF，此電路即可運作。電阻R1及C1會(huì )形成低頻率電極為723Hz的低通濾波器，此濾波器所產(chǎn)生的DC電壓(V1)，可代表降壓轉換器電流感知電阻的平均電壓大小。

在某些應用中，平均CS信號可低于0.25V，因此，電子元件A1、R3及R2的非反向放大器配置，可將平均電流感應信號(V1)放大為易于監控的可管理電流(V2)。放大器A2及電子元件R4、R5、R6會(huì )形成遲滯比較器，根據放大的平均電流感應信號，啟用和停用同步整流器。電阻R7及R8即形成分壓器，以減少放大器A2的輸出，有助于防范閘極驅動(dòng)器ICU1及U2過(guò)度輸入電壓。

同步FET會(huì )根據遲滯比較器(V4)的輸出予以啟用及停用。比較器的輸出升高時(shí)，閘極驅動(dòng)器的輸出會(huì )降低，以停止同步整流，并使用FET本體二極體進(jìn)行標準整流。遲滯比較器輸出(V4)降低時(shí)，相移全橋式轉換器的閘極驅動(dòng)信號A及B會(huì )控制FET閘極QE及QF，而且轉換器會(huì )使用同步整流。

圖2.關(guān)閉同步整流器的簡(jiǎn)單電路

為說(shuō)明如何設定此電路，可將此電路運用于如圖1所示的600W相移全橋式轉換器，其中的設計參數如下：

1.

輸入電壓

2.

最大輸出功率

3.

輸出電壓

4.

峰間輸出電感漣波電流

5.

電流感知變壓器(CT)匝數比