一種單端10-bit SAR ADC IP核的設計
加入技術(shù)交流群
2 版圖設計與系統仿真
本設計基于Cadence Virtuoso版圖編輯工具對SAR ADC進(jìn)行布局布線(xiàn)和版圖繪制。電容陣列采用MIM(metal-insulator-metal)電容，提高了工藝兼容性，減小了成本。在版圖布局方面，電容陣列采用對稱(chēng)的布局方式進(jìn)行布局，有效地減小了電容匹配誤差。由于本文的逐次逼近寄存器及控制電路是采用verilog編碼，并通過(guò)Encounter工具生成的數字電路，因此本文將數字電路和模擬電路分開(kāi)布局，并用電地環(huán)進(jìn)行隔離，以防止相互干擾。電路版圖如圖7所示，芯片版圖面積約為800μmx340μm。最后利用Assura軟件從版圖生成了帶寄生參數的網(wǎng)表，并進(jìn)行了后仿真，以驗證電容不匹配及寄生參數等對電路的精度、速度的影響。在采樣速度為1-MS／s，信號頻率為50 kHz的情況下，后仿真的3種工藝角結果如表1所示。從表1中可以看出，ADC的有效位數為9．3 bit左右，基本達到預期目標，可以正常工作。本文引用地址：http://dyxdggzs.com/article/176406.htm
3 結論
文中設計了一種單端10-bit SAR ADC IP核，分析了整個(gè)系統的主框架和數模轉換電路(DAC)以及比較器。采用XFAB 0.35μm CMOS工藝，利用Cadence Spectre軟件，對系統進(jìn)行了仿真。仿真結果表明在電源電壓3．3 V，輸入電壓范圍0～1．5 V，采樣速率為1 MHz，輸入信號頻率50 kHz的情況下，測得有效位數ENOB為9．37 bit，SNR為58．69 dB，SFDR為72．86 dB，THD為67．51 dB，SNDR為58．16 dB，功耗僅為
4 mW。滿(mǎn)足設計需求，可以應用于單端輸入信號電路中。
評論