一種結構簡(jiǎn)單的低功耗振蕩器電路設計
整個(gè)電路的反向器和RS觸發(fā)器的延遲時(shí)間比較小,因此在理論計算時(shí)可以忽略。振蕩器輸出端out的高電平由電容C1的充電時(shí)間決定,而低電平由電容C2的充電時(shí)間決定。在電路結構對稱(chēng)的情況下,改變電容C1、C2的比值,就可以改變振蕩器輸出波形的占空比,其占空比為:

本電路的設計電壓Vdc為5 V,將各個(gè)參數代入公式可得:
△t1=12.223RC1 (12)
根據電路的對稱(chēng)性,可得到電容C2的充電時(shí)間為:
△t2=12.223RC2 (13)
振蕩器的周期為:
T=△t1+△t2 (14)
若選取C1=C2=769.356 fF,R=481.763 kΩ,則振蕩器的周期為:
T=2△t1=2×12.223×481.763×103×0.769356×10-12=9.06μs
3 結果分析
基于0.35 μm BCD工藝,并采用Cadence Spectre仿真工具對圖2所示電路進(jìn)行仿真的振蕩器電路輸出電壓波形如圖3所示。通過(guò)圖3可以看出,振蕩器的起振時(shí)間非常短,在一個(gè)周期內就能有穩定的輸出;振蕩周期為10.02 μs,而理論計算值為9.06 μs。理論值與之相比偏小的主要原因有兩個(gè):一是計算過(guò)程中忽略了環(huán)路中的反相器和RS觸發(fā)器等的延遲時(shí)間以及電容的充電時(shí)間;二是在電容充電過(guò)程中,充電電流并不是恒定值。本文引用地址:http://dyxdggzs.com/article/175964.htm
圖4所示為圖2所示振蕩器電路的電源電流仿真波形。由圖4可得其最大峰值電流約為4 mA,而平均電流僅為57.9 μA,電路的平均功耗為0.29mW。
4 結語(yǔ)
本文設計了一種結構簡(jiǎn)單的低功耗振蕩器電路,該電路具有起振速度快、波形穩定、功耗低等特點(diǎn),另外還可以通過(guò)調節電容C1、C2的比值來(lái)調節輸出波形的占空比。由于其電阻和電容全部可以片上集成,因而結構簡(jiǎn)單,面積小,可作為各類(lèi)中/低頻數字集成電路或數?;旌霞呻娐分械臅r(shí)鐘產(chǎn)生電路。
評論