基于FPGA的SOPC系統DAB發(fā)射端硬件實(shí)現

2.1 配置電路

FPGA芯片按配置速度快慢依次為：

Active parallel(AP)模式.Fast passiveparallel(FPP)模式.Active serial(AS)模式.Passive serial(PS)模式.另外還有用于調試的Joint Test Action Group(JTAG)模式.本文FPGA同時(shí)配置AS模式和JTAG模式.

根據cycloneIII的數據手冊，配置方案由MSEL引腳決定.當使用AS和JTAG兩種方式時(shí)，MSEL[3:0]為“010”.如圖2所示為ATERA給出的AS和JTAG配置電路.

AS模式是指FPGA的EPCS控制器發(fā)出讀取數據的信號，從而把串行FLASH(EPCS系列芯片)的數據讀入FPGA中，實(shí)現對FPGA的編程.配置數據通過(guò)FPGA的DATA0引腳送入，數據被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數據.本文中選取的配置芯片EPCS16SI8,有16Mbits的存儲空間，可以支持DCLK時(shí)鐘工作在20MHz和40MHz.

JTAG接口是一個(gè)業(yè)界標準接口，主要用于芯片測試等功能.ALTERA的FPGA基本上都可以支持JTAG命令來(lái)配置FPGA的方式，而且JTAG配置方式比其他任何方式優(yōu)先級都高.JTAG模式是將配置數據存儲在SRAM,掉電后需重新下載.它與FPGA的接口有4個(gè)必需的信號TDI,TDO,TMS和TCK以及1個(gè)可選信號TRST構成.

2.2 外部存儲器電路

SDRAM比FLASH速度快，比SRAM存儲空間大，在FPGA系統中一般把SDRAM作為NIOS處理器的RAM和程序運行空間.本文中選擇IS42S16100-7T這款SDRAM作為FPGA的外部存儲器.IS42S16100-7T的信號電壓為3.3V,有16Mbits的存儲空間，最大速度可達到143MHz.在SOPC Builder里根據時(shí)序參數表設置SDRAM控制器.