一種數字語(yǔ)音通信系統的DSP實(shí)現

關(guān)鍵詞：軟件無(wú)線(xiàn)電；DSP；混合編程

１　引言

現代通信系統已不斷由模擬體制向數字化體制過(guò)渡，并越來(lái)越傾向于采用“軟件無(wú)線(xiàn)電”的設計方案。即通過(guò)構造通用的硬件平臺，以使各種相關(guān)的通信任務(wù)能夠用軟件完成，從而構成一個(gè)具有高度靈活性、開(kāi)放性的通信系統?，F代的ＤＳＰ通用處理器為實(shí)現這一方案提供了極大的便利。

軟件無(wú)線(xiàn)電的設計思想是：用一個(gè)通用、標準、模塊化的硬件平臺為依托，然后通過(guò)軟件編程來(lái)實(shí)現無(wú)線(xiàn)電臺的各種功能，從而取代基于硬件、面向用途的電臺設計方法。功能的軟件化實(shí)現勢必要求減少功能單一、靈活性差的硬件電路，尤其是減少模擬環(huán)節，并把數字化處理?Ａ／Ｄ、Ｄ／Ａ?盡量靠近天線(xiàn)。軟件無(wú)線(xiàn)電強調體系結構的開(kāi)放性和全面可編程性。它通過(guò)軟件的更新來(lái)改變硬件的配置結構，從而實(shí)現新的功能。軟件無(wú)線(xiàn)電一般采用標準的、高性能的開(kāi)放式總線(xiàn)結構，此結構利于硬件模塊地不斷升級和擴展。

本文介紹一種利用ＴＭＳ３２０Ｃ３１浮點(diǎn)型ＤＳＰ芯片為核心來(lái)設計并實(shí)現甚低頻低碼率數字化語(yǔ)音通信系統的方法。這種通信系統是以ＤＳＰ硬件為平臺，并用硬件來(lái)實(shí)現系統的外圍功能，而用軟件來(lái)實(shí)現核心部分的數字化處理，從而完成整個(gè)系統的正常通信工作。

２?。模樱杏布脚_

本通信系統的主要功能是實(shí)現語(yǔ)音的數字化傳輸，其系統功能圖如圖１所示。具體工作過(guò)程如下：

整個(gè)通信系統分為兩大部分，其工作狀態(tài)轉換由外附的ＭＣＵ控制。在發(fā)送時(shí)，語(yǔ)音通過(guò)克麥風(fēng)之后進(jìn)入語(yǔ)音壓縮板進(jìn)行采樣量化及數字化壓縮，壓縮后的比特流從串口送入ＤＳＰ內進(jìn)行調制，調制信號依次通過(guò)信道ＤＡＣ、平滑濾波和功放，然后發(fā)送出去；在接收時(shí)，前置放大部分送來(lái)的信號再經(jīng)過(guò)一次放大之后送往信道ＡＤ轉換器，轉換的數據ＦＩＦＯ通過(guò)中斷方式送給ＤＳＰ進(jìn)行解調，在ＤＳＰ內解調之后的數據仍然通過(guò)串口送往語(yǔ)音壓縮板解壓后經(jīng)揚聲器輸出。

根據系統要求，本設計選定的ＤＳＰ是ＴＩ公司的ＴＭＳ３２０Ｃ３１。信道ＡＤ轉換器件選用ＡＮＡＬＯＧ ＤＥ-ＶＩＣＥ公司的ＡＤ７８７０，它是一個(gè)１２ｂｉｔ的ＡＤＣ，具有２μｓ的片上信號放大時(shí)間和８μｓ的轉換時(shí)間，最高轉換速率為１００ｋＨｚ，可以提供三種輸出接口方式?１２ｂｉｔ并行方式、字節方式和串行方式?。信道ＤＡＣ選用的是ＴＩ公司的ＴＬＶ５６１９，這是一種１２ｂｉｔ單通道電壓型ＤＡ轉換器。系統中的ＡＤＣ和ＤＡＣ轉換器都以并行１２ｂｉｔ方式直接和ＦＩＦＯ相連。ＦＩＦＯ?Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ?采用的是雙端口ＲＡＭ構架，其讀指針和寫(xiě)指針是完全分開(kāi)的，可實(shí)現讀寫(xiě)操作的完全獨立，因此，這里選用ＣＹＰＲＥＳＳ公司的ＣＹ７Ｃ４２５。

３　軟件實(shí)現

本通信系統中的軟件采用Ｃ語(yǔ)言和混合編程，其中主程序和一部分子程序用Ｃ語(yǔ)言編寫(xiě)，而一些運算量比較大的算法子程序則用匯編語(yǔ)言編寫(xiě)，這樣，既容易進(jìn)行調試，又可以提高軟件的執行效率，可達到最佳利用ＤＳＰ芯片的軟硬件資源之目的。

整個(gè)軟件的主程序由發(fā)送部分程序段和接收部分段兩部分組成，主程序流程圖見(jiàn)圖２所示，每個(gè)程序段又分別是一個(gè)獨立的程序體，可以獨立的實(shí)現通信系統的發(fā)送和接收功能。

由于要求系統能夠實(shí)時(shí)完成通信任務(wù)，故相應的程序須和硬件相互配合，它們各操作之間的同步協(xié)調要求很高。而本系統可充分利用ＤＳＰ芯片所提供的中斷和定時(shí)器資源來(lái)很好地實(shí)現系統功能。

串行口發(fā)送／接收中斷子程序用于完成ＤＳＰ對串口的發(fā)送和接收任務(wù)，發(fā)送定時(shí)器中斷子程序流程圖如圖３所示，圖４所示是串口接收中斷子程序的流程圖。

在系統實(shí)現過(guò)程中，由于采用了混合編程，并對運算量比較大的算法用匯編程序來(lái)實(shí)現，因此，在對１２８點(diǎn)ＦＦＴ算法采用匯編語(yǔ)言編程后，可經(jīng)ＣＣＳ仿真進(jìn)行測試。匯編程序的執行時(shí)間為１１１１１３個(gè)時(shí)鐘周期?２．７８ｍｓ?，可在一幀時(shí)間內?３０ｍｓ?完成５次ＦＦＴ和ＩＦＦＴ的幀同步算法，而用Ｃ語(yǔ)言實(shí)現時(shí)的程序執行時(shí)間為１８１２４０９個(gè)時(shí)鐘周期?４５．３ｍｓ??？梢?jiàn)，用匯編程序的執行效率有明顯的提高。

４　結束語(yǔ)

ＤＳＰ軟硬件開(kāi)發(fā)設計是應用ＴＭＳ３２０Ｃ３１芯片進(jìn)行的，這一方案在運用仿真器進(jìn)行軟硬件聯(lián)合調試時(shí)取得了很好的效果，由此可見(jiàn)，在硬件設計合理的情況下，將Ｃ語(yǔ)言和匯編語(yǔ)言很好的結合，可充分發(fā)揮各自的優(yōu)勢，從而達到最佳的設計效果。