一種新型DSP（TS101）中的鏈路DMA
加入技術(shù)交流群
關(guān)鍵詞：TS101；鏈路DMA；TCB；轉發(fā)
１ 引言
雷達處理過(guò)程中大量復雜信號的處理算法要求信號處理機具有每秒超過(guò)百億次的浮點(diǎn)運算能力，如此高的速度在目前的技術(shù)條件下無(wú)法用單片ＤＳＰ實(shí)現，需要采用多片并行處理技術(shù)才能滿(mǎn)足處理速度的需求。ＴＳ１０１處理器是Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ公司推出的一種新型高速實(shí)時(shí)數字信號處理芯片（ＤＳＰ），其峰值運算能力可達１８億次／秒。ＴＳ１０１采用改進(jìn)的靜態(tài)超標量流水結構，適用于構成各種不同的并行多處理器系統，可以較好的滿(mǎn)足雷達信號處理的要求。在多片ＤＳＰ組成的并行系統中，鏈路口應用得到了越來(lái)越多的重視，各ＤＳＰ間可通過(guò)鏈路口互連解決多處理器之間共同占用總線(xiàn)所產(chǎn)生的數據通信瓶頸問(wèn)題，增強處理器之間的通信能力。鏈路ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）是在處理器內核不干預情況下的后臺高速數據傳送機制，其傳輸方式靈活，不占用內核的處理時(shí)間，因而在雷達信號的并行實(shí)時(shí)處理系統中尤為重要。本文對ＴＳ１０１中鏈路口的ＤＭＡ傳輸方式進(jìn)行了探討。
２ ＴＳ１０１的鏈路口及鏈路ＤＭＡ傳輸
２．１ 鏈路口
ＴＳ１０１是高性能１２８ｂｉｔ浮點(diǎn)數字信號處理器（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ?ＤＳＰ）?有四個(gè)鏈路口。每個(gè)鏈路口由發(fā)送器和接收器兩部分組成，每部分都有一個(gè)１２８ｂｉｔ的移位寄存器和一個(gè)１２８ｂｉｔ的緩沖寄存器，其結構如圖１所示。每個(gè)鏈路口均有８ｂｉｔ數據線(xiàn)和ＬｘＣＬＫＩＮ、ＬｘＣＬＫＯＵＴ和ＬｘＤＩＲ（ｘ為鏈路口序號０～３）三個(gè)控制引腳，可支持多片ＴＳ１０１處理器間點(diǎn)對點(diǎn)的雙向數據傳送。其中ＬｘＤＩＲ 用來(lái)指示鏈路口的數據流向。ＬｘＣＬＫＩＮ和ＬｘＣＬＫＯＵＴ為鏈路口的時(shí)鐘／確認握手信號。數據發(fā)送時(shí)，ＬｘＣＬＫＯＵＴ為時(shí)鐘信號，ＬｘＣＬＫＩＮ為確認信號；數據接收時(shí)，ＬｘＣＬＫＩＮ為時(shí)鐘信號，ＬｘＣＬＫＯＵＴ為確認信號。發(fā)送數據時(shí)，首先傳輸四字數據到鏈路發(fā)送緩沖寄存器ＬＢＵＦＴｘ，再將其復制到移位寄存器（若移位寄存器為空，此時(shí)ＬＢＵＦＴｘ可被寫(xiě)入新的數據），然后以字節的形式發(fā)送出去（先發(fā)送低字節），每個(gè)字節在鏈路時(shí)鐘的上升沿和下降沿被驅動(dòng)和鎖存（ＳＨＡＲＣ系列ＤＳＰ只在一個(gè)時(shí)鐘沿驅動(dòng)數據）。接收器的移位寄存器為空時(shí)，系統將開(kāi)始接收發(fā)送方傳輸的數據并將其送入移位寄存器，同時(shí)驅動(dòng)ＬｘＣＬＫＯＵＴ為低。當整個(gè)四字到齊后，如果接收緩沖寄存器ＬＢＵＦＲｘ為空，系統會(huì )將四字數據從移位寄存器復制到ＬＢＵＦＲｘ，并在數據被取走后驅動(dòng)其ＬｘＣＬＫＯＵＴ為高，以告訴發(fā)送方接收緩沖寄存器為空，可以準備接收新數據。發(fā)送方檢測到ＬｘＣＬＫＩＮ為高后立即進(jìn)行下一次傳輸。所有的鏈路口都可用于ＴＳ１０１處理器的引導（ＳＨＡＲＣ系列只固定某個(gè)鏈路口引導）。然而應當注意：ＴＳ１０１處理器的鏈路口與ＳＨＡＲＣ系列的ＤＳＰ是不兼容的。
２．２ 鏈路ＤＭＡ
鏈路ＤＭＡ是在處理器內核不干預的情況下，后臺通過(guò)鏈路口高速傳送數據的一種機制。ＴＳ１０１有４個(gè)鏈路口，每個(gè)鏈路口有兩個(gè)ＤＭＡ通道（一個(gè)接收ＤＭＡ通道和一個(gè)發(fā)送ＤＭＡ通道），圖２所示是ＴＳ１０１中ＤＭＡ控制器的示意圖。利用ＴＳ１０１的片上ＤＭＡ控制器能通過(guò)８個(gè)專(zhuān)用的鏈路ＤＭＡ通道進(jìn)行各處理器間多種類(lèi)型的ＤＭＡ傳輸。
要利用鏈路ＤＭＡ在各ＴＳ１０１處理器之間進(jìn)行通信，必須對鏈路口及其ＤＭＡ寄存器進(jìn)行正確的設置。其一般過(guò)程為：設置鏈路控制寄存器ＬＣＴＬｘ（ＳＨＡＲＣ系列ＤＳＰ一旦設置該寄存器就啟動(dòng)ＤＭＡ）使能鏈路口ｘ接收或發(fā)送，寫(xiě)鏈路ＤＭＡ的發(fā)送或接收ＴＣＢ（傳輸控制塊）寄存器ＤＣｙ（其中ｙ＝４～１１，當ｙ＝４～７時(shí)，ＤＣｙ分別為鏈路口０～３的發(fā)送ＤＭＡ通道ＴＣＢ寄存器，當ｙ＝８～１１時(shí)，ＤＣｙ分別為鏈路口０～３的接收ＤＭＡ通道ＴＣＢ寄存器），同時(shí)啟動(dòng)ＤＭＡ。ＴＣＢ寄存器是一個(gè)１２８位的寄存器，它包括四個(gè)３２位寄存器，分別為ＤＩ、ＤＸ、ＤＹ和ＤＰ，ＤＩ是傳輸數據的起始地址；ＤＸ包括兩個(gè)１６位寄存器：地址修正寄存器和傳輸數據個(gè)數寄存器；ＤＹ與ＤＸ寄存器相同，可用于二維ＤＭＡ，在一維ＤＭＡ傳輸時(shí)，可將其設置為零；ＤＰ用于控制ＤＭＡ傳輸方式。鏈路ＤＭＡ傳輸可由ＴＣＢ ＤＰ寄存器的ＴＹ域定義。ＤＭＡ數據傳輸結束會(huì )產(chǎn)生相應的鏈路ＤＭＡ中斷。如果該中斷沒(méi)有被屏蔽，也可以進(jìn)入中斷服務(wù)程序（其入口地址存放在中斷向量寄存器ＩＶＤＭＡｙ中）以完成其它功能。
鏈路ＤＭＡ傳輸主要有以下兩種形式：
（１） 鏈路口與內／外部存儲器之間的數據傳輸
從鏈路口向內／外部存儲器傳送數據，實(shí)際上是在鏈路口接收數據，再把接收到的數據存儲到內部或外部存儲器中。因此必須編程接收ＴＣＢ塊。一旦ＤＳＰ的鏈路口接收到數據，它將請求內部總線(xiàn)啟動(dòng)一個(gè)ＤＭＡ傳輸。
從內／外部存儲器向鏈路口傳送數據，實(shí)際上是鏈路口從內部或外部存儲器讀取數據，再把數據由鏈路口發(fā)送出去。因此必須編程發(fā)送ＴＣＢ塊。ＤＭＡ啟動(dòng)后，一旦鏈路緩沖器不滿(mǎn)，它將向內部或外部存儲器請求數據。這時(shí)，如果ＤＭＡ可以占用內部或外部數據總線(xiàn)，那么，系統便可將數據從存儲器傳送到鏈路口并發(fā)送出去。
接收（發(fā)送）ＴＣＢ的程序配置將在本文稍后進(jìn)行說(shuō)明。
（２）從一個(gè)鏈路口向另一鏈路口傳輸數據
通常，ＳＨＡＲＣ系列的ＤＳＰ用鏈路口傳輸數據時(shí)，發(fā)送和接收鏈路口分別在兩個(gè)ＤＳＰ上。其中作為發(fā)送方的鏈路口編程發(fā)送ＴＣＢ，作為接收方的鏈路口編程接收ＴＣＢ。但對ＴＳ１０１而言，發(fā)送和接收鏈路口可以設在同一片ＤＳＰ上，從一個(gè)鏈路口向另一個(gè)鏈路口傳送數據時(shí)，如鏈路口ａ把接收的數據送向鏈路口ｂ。應把ａ的接收ＴＣＢ寄存器的ＤＩ設置成ｂ的鏈路發(fā)送緩沖寄存器的存儲器映射地址，再把ＤＸ設置成０。ａ收到數據后，由ＤＭＡ請求內部總線(xiàn)開(kāi)始傳輸，將數據從請求ＤＭＡ服務(wù)的鏈路口ａ傳送到鏈路口ｂ。這種鏈路口間的數據傳送方式大大減輕了片內存儲器的負擔，因為它不占用中間節點(diǎn)處理器的片內存儲資源就把數據傳送出去了，這種ＴＳ１０１特有的鏈路傳輸方式比ＳＨＡＲＣ系列ＤＳＰ應用更靈活。如果鏈路傳輸的數據在內存中不是一段數據，而是多段數據，也可以用鏈式ＤＭＡ或二維ＤＭＡ進(jìn)行傳輸，限于篇幅，本文不作詳述。
２．３ 鏈路ＤＭＡ程序舉例
下面給出鏈路口與內部存儲器之間進(jìn)行ＤＭＡ傳輸的參數設置及傳輸過(guò)程。該程序段先讓數據從鏈路口０傳送到內部存儲器，等傳完后，再把數據從內部存儲器傳送到鏈路口０的ＤＭＡ。其系統連接方式如圖３所示。
．ｓｅｃｔｉｏｎ ｐｒｏｇｒａｍ；
……………… ／／ 設置ＩＭＡＳＫ寄存器，打開(kāi)或關(guān)閉相應中斷
ｊ０ ＝ ｊ３１＋_ｄｍａ_ｉｎｔ;; ／／ ｄｍａ ｉｎｔ為中斷服務(wù)程序入口
ＩＶＤＭＡ４ ＝ ｊ０;; ／／ 如需要應用ＤＭＡ完成中斷，則設置ＤＭＡ中斷矢量寄存器，存放
ＩＶＤＭＡ８ ＝ ｊ０;; ／／ 中斷服務(wù)程序入口地址，ＩＭＡＳＫ中也應打開(kāi)相應ＤＭＡ中斷
ｘｒ８ ＝ Ｎ;； ／／ 傳輸數據值
ｘｒ９ ＝ ｌｓｈｉｆｔ ｒ８ ｂｙ １６;;
ｘｒ１０ ＝ ４;; ／／ 步長(cháng)
ｘｒ４ ＝ｌｉｎｋ_ｄａｔａ_ｒｘ;; ／／目的地址
ｘｒ５ ＝ ｒ９ ｏｒ ｒ１０;; ／／ ００００００００００１００００００００００００００００００１００
ｘｒ６ ＝ ０ｘ００００００００;; ／／非二維ＤＭＡ，設為零
ｘｒ７ ＝ ０ｘ４７００００００;; ／／ 設為內部存儲器與鏈路口之間的傳輸
ｘｒ０ ＝ ０ｘ０００００４ＤＡ??
ＬＣＴＬ０ ＝ ｘｒ０;; ／／ 設置ｌｉｎｋ０控制位,始能鏈路的接收和發(fā)送，同時(shí)清空鏈路緩沖
ＤＣ８ ＝ ｘｒ７:４;; ／／ 啟動(dòng) Ｌｉｎｋ０接收ＤＭＡ通道８
ｉｄｌｅ;; ／／ 等候中斷
ｘｒ４ ＝ ｌｉｎｋ_ｄａｔａ_ｒｘ;; ／／ ｘｒ４：內部存儲器中的源指針
ＤＣ４ ＝ ｘｒ７:４;; ／／ 啟動(dòng)Ｌｉｎｋ０發(fā)送ＤＭＡ通道４
ｉｄｌｅ;; ／／ 等中斷
…………
３ 鏈路口ＤＭＡ的應用
以下以某雷達信號處理系統為例，具體講述鏈路口轉發(fā)功能的應用，其系統框圖如圖４所示。
雷達信號的實(shí)時(shí)性和連續性要求處理系統應具有較高的數據處理能力。所以設計時(shí)采用多片ＤＳＰ來(lái)構成并行處理系統以提高系統的數據處理能力。同時(shí)為了保證系統的數據吞吐能力，采用了數據入口和出口分開(kāi)的方法，并選用ＴｉｇｅｒＳＨＡＲＣ系列ＤＳＰ ＴＳ１０１作為處理系統的核心單元，系統中的各ＤＳＰ分別用于接收處理位于不同時(shí)間段的雷達回波信號。為了使各ＤＳＰ協(xié)調工作，ＤＳＰ之間的通信是必不可少的，本系統采用共享總線(xiàn)的分布式結構使各ＤＳＰ之間可采用多種途徑進(jìn)行通信。其系統框圖如圖４所示，這里只對“母板模塊”鏈路的應用進(jìn)行詳述。
為了信號處理板的通用性和靈活性，設計時(shí)用四片ＤＳＰ組成共享總線(xiàn)結構子板。各ＤＳＰ間用鏈路口點(diǎn)對點(diǎn)環(huán)形相連，并將各信號線(xiàn)通過(guò)ＰＭＣ插槽引出與母板通信，圖５是其硬件框圖。母板上放置兩塊子板，兩塊子板用子板各ＤＳＰ剩下的鏈路（ＴＳ１０１有四個(gè)鏈路口）互連，留出一個(gè)鏈路口以備它用?與定時(shí)接口板和ＡＤ板通信?。母板用ＣＰＬＤ進(jìn)行邏輯控制，并用ＦＩＦＯ進(jìn)行數據緩沖。Ａ子板以中斷觸發(fā)方式輪流接收ＡＤ采樣數據，４片ＤＳＰ以輪轉方式對每個(gè)發(fā)射脈沖的回波信號進(jìn)行脈壓處理。由于前端ＡＤ送來(lái)的數據頻繁占用總線(xiàn)，因此鏈路口間的ＤＭＡ傳送為各ＤＳＰ間的通信提供了極大的方便。由于系統處理時(shí)間限制，Ａ子板上各ＤＳＰ需將每個(gè)脈沖脈壓后的結果按時(shí)間分成四段，并通過(guò)鏈路口送往Ｂ子板中的各個(gè)ＤＳＰ，Ｂ子板各ＤＳＰ集齊所需處理的脈沖數后會(huì )同時(shí)完成各距離門(mén)的ＭＴＤ處理。由于本系統處理的數據量比較大，在兩塊子板間傳輸數據時(shí)，不希望增大每個(gè)鏈路傳輸的壓力（以Ａ１為例，不希望Ａ１將數據全部傳送到Ｂ１，再由Ｂ１分發(fā)給Ｂ２、Ｂ３和Ｂ４），轉而借助不同的ＤＳＰ將數據轉發(fā)到Ｂ子板各ＤＳＰ（仍以Ａ１為例，它處理的各脈沖的前兩段一部分經(jīng)Ｂ２轉發(fā)給Ｂ１，一部分留給Ｂ１；第三段經(jīng)Ａ４轉發(fā)給Ｂ３，第四段經(jīng)Ａ２轉發(fā)給Ｂ４）。此時(shí)，利用鏈路口的轉發(fā)功能，數據包就可在該網(wǎng)絡(luò )狀多ＤＳＰ系統中不間斷地傳輸，而不占用中間ＤＳＰ節點(diǎn)的存儲器資源，從而減輕了鏈路壓力，同時(shí)也為數據傳輸的穩定性和實(shí)時(shí)性提供了保障。
３．２ 軟件設計
以Ａ１經(jīng)Ｂ２轉發(fā)到Ｂ１為例，假設Ａ１的鏈路口１與Ｂ２的鏈路口２相連，Ｂ２的鏈路口３與Ｂ１的鏈路口０相連（此處鏈路連接方法只為說(shuō)明鏈路轉發(fā)程序的設置，實(shí)際系統中此種方法的編程十分復雜）。在軟件設計時(shí)，由Ａ１設置發(fā)送ＴＣＢ寄存器，啟動(dòng)內部存儲器到鏈路口的ＤＭＡ，然后通過(guò)ＤＭＡ通道５發(fā)送數據；由Ｂ１設置接收ＴＣＢ寄存器，并啟動(dòng)鏈路口到內部存儲器的ＤＭＡ，并通過(guò)ＤＭＡ通道８接收數據；Ｂ２只需設置接收ＴＣＢ寄存器，同時(shí)啟動(dòng)鏈路口到鏈路口之間的ＤＭＡ，通過(guò)ＤＭＡ通道１０接收Ａ１傳出的數據。此時(shí)要注意的是，Ｂ２的ＴＣＢ寄存器的ＤＩ域必須指向Ｂ２鏈路口３的鏈路發(fā)送緩沖寄存器在存儲器中的映射地址（０ｘ１８０４Ｂ８），并將ＤＸ域設置為零，將ＤＰ的ＴＹ域設為００１。
圖5
４ 結束語(yǔ)
本文介紹了ＴＳ１０１的鏈路口及鏈路ＤＭＡ傳輸，闡述了鏈路ＤＭＡ的設置，同時(shí)結合實(shí)例說(shuō)明了其特有的鏈路轉發(fā)功能和應用方法。工程實(shí)踐表明：在并行多ＴＳ１０１系統中，充分利用鏈路口特性可保證數據傳輸可靠性，同時(shí)又可以解決多處理器之間共用總線(xiàn)所產(chǎn)生的Ｉ／Ｏ瓶頸問(wèn)題，因此，增強了各處理器間的通信能力，提高了系統的整體運行效率。
評論