TMS320C6701在電離層垂直探測系統中的應用
加入技術(shù)交流群
電離層垂直探測系統(UIS)的主要功能是對電離層進(jìn)行實(shí)時(shí)探測，獲取電離層參數變化狀態(tài)和高頻信道傳輸特性，同時(shí)它也可以用作頻率管理系統[1]。在脈沖壓縮偽隨機碼調相體制的UIS系統中，經(jīng)過(guò)編碼的電波信號由天線(xiàn)發(fā)射后，經(jīng)電離層的反射到達地面，回波被接收機接收，從而得到電離層信道散射函數、散射多普勒頻移等有用信息。UIS系統采用的是一種收發(fā)共用天線(xiàn)體制，即接收機和發(fā)射機交替工作，通過(guò)天線(xiàn)開(kāi)關(guān)交替使用同一部天線(xiàn)。
本文提到的電離層垂直探測系統是一種新型的、同步實(shí)時(shí)的探測平臺。在該系統的研制過(guò)程中，基于先進(jìn)的軟件無(wú)線(xiàn)電思想和EDA的設計方法，采用高性能的DSP（TMS320C6701），構造了一個(gè)應用于UIS中的實(shí)時(shí)同步的DSP信號處理模塊，從而使UIS系統具備適應性強、升級方便等優(yōu)點(diǎn)。
1 UIS系統原理、算法與結構
電離層是時(shí)刻變化的，電離層信道可被視為一個(gè)時(shí)變系統，系統的特性可由其脈沖響應函數h（t，tp）來(lái)描述，稱(chēng)為“雙時(shí)響應”函數。其中，t指系統隨時(shí)間變化的一個(gè)時(shí)間變量；另一個(gè)時(shí)間變量tp，在電離層探測中為信號群傳播時(shí)間。該函數對時(shí)間t做傅里葉變換可得到電離層信道的散射函數：
在UIS系統中，發(fā)射波采用相位調制（所有的調制以復數表示），發(fā)射波信號可表示為：
式中，u（t）表示調制信號，f0是載波頻率。由于這是個(gè)窄帶信號，對其進(jìn)行同步解調并采用低通濾波可得到的接收信號為：
在利用脈沖雷達探測電離層信道參數的一般系統模型中，把調制信號u（t）作時(shí)間tp的延時(shí)，并用它與接收信號做相關(guān)運算，相關(guān)計算的時(shí)間長(cháng)度為T(mén)0，則在tc時(shí)刻兩者的互相關(guān)函數為：
實(shí)驗表明，多數情況下電離層信道的平穩性可以持續10s～600s，在10s以?xún)?，電離層可以看作是一個(gè)線(xiàn)性時(shí)不變系統，即認為在T0（T010s）時(shí)間內，h(t,τ)≈h(tc,τ)。交換公式（4）的積分順序后，得：
如果Cu,u(tp)=δ(tp) [δ(tp)為沖擊響應函數]，則h(tc,tp)=
用變量t代換tc，即：
從（5）式和（6）式可以看出，采用具有良好自相關(guān)性的偽隨機碼對發(fā)射載波進(jìn)行調制，每次測量就可直接得到特定時(shí)間t的電離層信道的一次單頻全路徑“回波～距離函數”。即在全路徑上觀(guān)測一個(gè)頻點(diǎn)，通過(guò)在單頻點(diǎn)多次測量，將測量結果按時(shí)間順序排列便得雙時(shí)響應函數。對雙時(shí)響應函數做關(guān)于時(shí)間t的Fourier變換即可得到電離層信道的散射函數。由散射函數可得探測電路上的多徑展寬和多譜勒展寬，進(jìn)而可得到短波通信的相關(guān)時(shí)間、相關(guān)帶寬這些信道特性參數，從而可實(shí)時(shí)確定短波通信的最佳碼長(cháng)，調制、解調參數，分集參數等。另外，通過(guò)對散射函數的波形分析，可得到電離層的動(dòng)態(tài)變化特性。
UIS系統組成如圖1所示。PC機負責整個(gè)系統的控制操作、圖形顯示、數據保存；DSP信號處理模塊負責控制FPGA產(chǎn)生階數可變的m序列和靈活多變的收發(fā)開(kāi)關(guān)時(shí)序、從接收機串口接收回波信號、進(jìn)行相關(guān)的數字信號處理、與PC機通信等；DDS負責發(fā)射信號（m序列）的調制。
從圖1可以看出，DSP信號處理模塊在UIS系統中處于核心地位，將同時(shí)或依次處理各種不同的任務(wù)。該模塊對所執行任務(wù)的合理安排以及該模塊與其它模塊之間的通信是整個(gè)UIS系統正常工作的關(guān)鍵。本文將重點(diǎn)介紹UIS系統中DSP信號處理模塊的設計。
2 DSP信號處理模塊的設計
DSP信號處理模塊的核心――DSP采用TI公司的主流芯片TMS320C6701[2～3]，主要具備以下特點(diǎn)：（1）運算速度快。該芯片為浮點(diǎn)型，最高運行頻率達150MHz，可以進(jìn)行并行計算，最多可具備八條流水線(xiàn)，最高運行速度可達1000MFLOPS。（2）外部存儲空間大。通過(guò)片內集成外設EMIF接口可無(wú)縫連接128K32bit SBSRAM和兩塊4M32bit的SDRAM。（3）豐富的片內集成外設。具有三個(gè)多通道緩沖串口（McBSP）和四個(gè)DMA通道。（4）具有可訪(fǎng)問(wèn)DSP整個(gè)存儲空間的主機口（HPI）和32bit/33MHz的PCI主/從模式接口，便于DSP與PC機通過(guò)PCI總線(xiàn)以HPI方式進(jìn)行通信，支持多種加載模式。DSP信號處理模塊結構圖如圖2所示。
2.1 DSP與FPGA的接口
在UIS系統中，天線(xiàn)開(kāi)關(guān)的收發(fā)時(shí)序是靈活多變的，m序列的階數是在線(xiàn)可調的。為了保證本系統的適應性和靈活性，m序列與時(shí)序產(chǎn)生模塊由FPGA器件構成[4]。FPGA器件選用Altera公司的EP1K50，其豐富的門(mén)資源（5萬(wàn)門(mén)）確保了日后該模塊的可升級性。模塊功能由硬件描述語(yǔ)言Verilog完成。DSP與FPGA的接口框圖如圖3所示，DSP通過(guò)接口模塊把m序列的階數和時(shí)序參數傳遞到FPGA并啟動(dòng)FPGA工作。
TMS320C6701 DSP具有三個(gè)多通道緩沖串口，并可配置為通用I/O口。在DSP信號處理模塊中，將TMS320C6701 DSP的McBSP1、McBSP2的管腳CLKX、FSX、CLKR、FSR設置為通用I/O口，通過(guò)八個(gè)I/O口實(shí)現DSP與FPGA的通信，傳送相關(guān)參數；FPGA中的接口模塊按照規定的協(xié)議將相關(guān)參數傳送到m序列與時(shí)序產(chǎn)生模塊轉換為m序列的階數和時(shí)序參數，從而實(shí)現DSP在線(xiàn)調整m序列的階數和時(shí)序參數，大大提高了系統的靈活性。
2.2 DSP與接收機的接口
接收機接收到數據后由接收機的串口輸出數字，經(jīng)過(guò)DSP的McBSP0送到DSP，再經(jīng)EMIF送到外部擴展存儲區SBSRAM（以下簡(jiǎn)稱(chēng)DSP緩存區）；在接收到一塊數據后，將這塊數據送到DSP的外部擴展存儲區SDRAM（以下簡(jiǎn)稱(chēng)DSP計算區），供DSP進(jìn)行相關(guān)運算。
DSP信號處理模塊分配DMA CH0服務(wù)于McBSP0,指定DMA CH0的同步事件為串口接收事件（REVT0）。McBSP0每接收到一個(gè)數據時(shí)，就啟動(dòng)一個(gè)REVT0事件，驅動(dòng)DMA CH0將接收數據寄存器（DRR）中的數據搬移到DSP緩存區。當DMA CH0搬移完一塊數據時(shí)，副控寄存器中的塊傳輸中斷使能標志位（以下簡(jiǎn)稱(chēng)BLOCK IE）發(fā)生變化，從而產(chǎn)生中斷。在中斷服務(wù)程序中，初始化并啟動(dòng)DMA CH1將數據從DSP緩存區送到DSP計算區，同時(shí)重新初始化BLOCK IE，以便觸發(fā)下一次中斷。
2.3 DSP數據處理與相關(guān)運算
如圖4所示，DMA CH1在搬移接收數據的同時(shí)也將塊接收完成標志字（0xf0f0）搬移到DSP計算區，DSP不斷查詢(xún)DSP計算區中的標志字（其初始化值為0x0f0f），若其為0xf0f0，則認為接收數據已搬移到DSP計算區；然后把該標志字改寫(xiě)為0x0f0f，以便在對下一次塊接收數據進(jìn)行有效查詢(xún)的同時(shí)將本塊數據進(jìn)行相關(guān)運算。
相關(guān)算法是數據處理的核心，其功能是計算序列與接收碼的移位相關(guān)，從公式（5）可以看出，由此將得到電離層的沖擊函數，即系統模型。相關(guān)算法用DSP專(zhuān)用的匯編語(yǔ)言實(shí)現。經(jīng)過(guò)編譯工具的三級優(yōu)化，可進(jìn)入深度流水和并行執行狀態(tài)，極大地提高了DSP的運算效率，縮短了程序執行時(shí)間。
TMS320C6701的150MHz的運行速度以及相關(guān)算法代碼的高效確保了在接收兩次塊數據的間隙內相關(guān)算法已完成且處理結果已搬移到DSP輸出緩沖區，因此不會(huì )造成本塊數據還沒(méi)有處理完就被下塊數據覆蓋的錯誤，保證了相關(guān)運算結果的正確性。
相關(guān)計算完畢后，將運算結果送到輸出緩存區，供PC機讀取。
2.4 DSP與PC機的通信
TMS320C6701內部結構的最大特點(diǎn)是片內提供多種集成外設，擁有可以訪(fǎng)問(wèn)DSP整個(gè)存儲空間的主機口（HPI）和32bit/33MHz PCI主/從模式接口。如圖5所示，通過(guò)外接專(zhuān)用PCI接口芯片AMCCS5933實(shí)現DSP與PC機通信的硬件接口[5]。
PC機端采用Visual C++6.0作為開(kāi)發(fā)平臺，基于TI公司提供的動(dòng)態(tài)鏈接庫Evm6x.dll開(kāi)發(fā)PC機與DSP的通信程序。
PC機端通過(guò)DSP的HPI口初始化DSP，轉載DSP程序代碼，輸入系統探測參數，啟動(dòng)DSP工作，訪(fǎng)問(wèn)DSP整個(gè)存儲空間，從DSP的處理結果緩存區讀取運算后的結果[6]。
通過(guò)試驗，獲得了電離層的垂測數據，驗證了本系統的可行性，特別是DSP信號處理模塊工作的正確性。圖6是2003年5月19日武漢當地時(shí)間上午10點(diǎn)28分散射函數的垂測實(shí)驗結果，發(fā)射頻率為8.6MHz。從圖中可以看到，無(wú)Es層時(shí)，F層回波明顯，且O波、X波間距變大。
隨著(zhù)DSP、FPGA芯片成本下降，性能提高，現代雷達設計不再采用硬件化程度較高的芯片。本文提出的充分利用TMS320C6701運算速度快和片內外設接口豐富等特點(diǎn)實(shí)現的實(shí)時(shí)同步的DSP處理模塊，對今后DSP在雷達上的應用具有一定的指導意義。
參考文獻
1 姚永剛.電離層探測編碼脈沖壓縮雷達體制的研究.武漢:武漢大學(xué)博士學(xué)位論文，2001
2 TMS320C6201/C6701 Peripherals User’s Guide.TI，1998
3 TMS320C6X Assembly Language Tools.TI，1998
4 陳 曦，趙正予，劉進(jìn)華. 基于FPGA的收發(fā)共用天線(xiàn)體制時(shí)序的實(shí)現.現代電子工程, 2003(1)
5 劉進(jìn)華，趙正予，謝樹(shù)果.電離層探測系統中PC與DSP通信方案的設計.現代雷達，2003(5)
6 陳雪濤，趙正予，謝樹(shù)果. 電離層斜向返回探測儀中主程序的設計與實(shí)現.現代雷達，2004(1)
評論