基于ZLG500的智能卡門(mén)禁系統設計

1 讀寫(xiě)模塊ZLG500簡(jiǎn)介
1．1 ZLG500與MCU的接口原理
ZLG500模塊采用Philips公司最新的高集成ISO14443讀卡芯片MF RC500，它能讀寫(xiě)RC500內EEPROM，提供三線(xiàn)制SPI接口，并具有控制線(xiàn)輸出端口，能與任何MCU連接。ZLG500與MCS51單片機的接口原理圖如圖1所示。此外該模塊的EMC性能優(yōu)良，并且自帶無(wú)源蜂鳴器信號輸出，能用軟件控制其輸出頻率及輸出持續時(shí)間。

圖中SCLK、SDATA、SS為ZLG500與MCU相連接的控制線(xiàn)，分別為時(shí)鐘線(xiàn)、數據線(xiàn)和片選。主控制器的MCU和讀卡模塊內的MCU通過(guò)此三線(xiàn)相連。接口空閑時(shí)，主機的SS=1，SCLK=O，SDATA=0，而從機的SS=1，SCLK=1，SDATA=O。其中SS和DATA都是雙向的，而時(shí)鐘線(xiàn)SCLK是單向的，即時(shí)鐘只能由主控制器產(chǎn)生，該信號必須嚴格遵守時(shí)序規范，否則將出現通信錯誤，此時(shí)讀卡模塊必須釋放該線(xiàn)。
SS還作為數據發(fā)送使能端。若一方有數據要發(fā)送給另一方，則該方控制SS線(xiàn)為低電平，并在發(fā)送結束后將該線(xiàn)置高電平。接收數據方不得控制該線(xiàn)，雙方必須遵守通信協(xié)議，不得同時(shí)控制該線(xiàn)。SDATA為數據線(xiàn)，由數據發(fā)送端控制數據，接收端必須釋放該線(xiàn)。該線(xiàn)在一次傳輸開(kāi)始時(shí)還同時(shí)作為數據接收端的響應信號。
1．2 ZLG500與MCU接口的時(shí)序及通信協(xié)議
ZLG500與MCU無(wú)論數據傳輸的方向如何，SPI線(xiàn)上信號的波形總是如圖2所示。由圖中可以看出，在SS為低時(shí)，時(shí)鐘和數據線(xiàn)上的信號才有效；在SCLK為低時(shí)SDATA變化，在SCLK為高時(shí)SDATA應保持穩定。

以上傳輸中，從數據發(fā)送器請求開(kāi)始至數據接收器響應的時(shí)間是不確定的，取決于接收器內的MCU是否忙，因此有必要設置看門(mén)狗定時(shí)器對數據接收器的響應進(jìn)行監視。一旦接收器響應，則MCU必須根據數據傳輸方向，嚴格控制以下幾個(gè)時(shí)間，以確保數據傳輸無(wú)誤。
t1：數據接收器響應至MCU產(chǎn)生第一個(gè)SCLK上升沿的時(shí)間。
t2：2個(gè)字節傳輸之間SCLK低電平的持續時(shí)間。
t3：傳輸最后1個(gè)字節的最后1位的SCLK信號的上升沿至SS上升沿的時(shí)間。
tH：SCLK信號的高電平持續時(shí)間。
tL：SCLK信號的低電平持續時(shí)間。
在數據傳輸方向不同時(shí)，對時(shí)間t1、t2、t3、tH和tL都有不同的要求。
MCU與ZLG500的通信必須先由MCU發(fā)送命令和數據給ZLG500，ZLG500執行命令完畢后，將命令執行的狀態(tài)和響應數據發(fā)回MCU。
開(kāi)始通信前，收發(fā)雙方必須處于空閑狀態(tài)。首先由MCU發(fā)出SS下降沿信號，然后等待ZLG500在SDATA線(xiàn)上的響應，若在50 ms內未檢測到此信號，則退出本次傳輸。若正確響應，則MCU可將命令和數據發(fā)送出去。
然后MCU等待ZLG500發(fā)回的狀態(tài)和響應數據，即等待SS線(xiàn)上的下降沿信號。若在50 ms內未檢測到此信號，則退出本次傳輸；若正確檢測到SS信號，則可以接收狀態(tài)和數據。

2 智能卡門(mén)禁系統設計
2．1 總體結構
系統采用Philips公司的非接觸智能IC卡Mifare 1(M1)卡。以M1卡作為用戶(hù)卡，以其全球唯一的序列號SN為依據控制門(mén)的開(kāi)啟。由于它是一個(gè)高頻卡，工作頻率為13．5 MHz，因而具有較強的抗干擾能力且讀寫(xiě)距離遠(2．5～10 cm)。
整個(gè)智能卡門(mén)禁系統分為三大部分：其一是讀寫(xiě)器部分，包括MCU、復位電路、時(shí)鐘電路、顯示電路、鍵盤(pán)、數據存儲等主控模塊及非接觸IC卡讀寫(xiě)模塊和電鎖驅動(dòng)部分；其二是中央控制電腦的軟件管理系統模塊；其三是中央控制電腦與讀寫(xiě)器之間的數據傳輸模塊?？傮w系統框圖如圖3所示。