基于等效和實(shí)時(shí)采樣的數字示波器設計

摘要：基于數字示波器的基本原理，以單片機和FPGA組成的最小系統為控制核心，實(shí)現了普通示波器對被測信號的采樣、存儲與回放，并且增加了等效采樣和采樣保持功能，極大地提高了系統的測量范圍。該系統具有實(shí)時(shí)采樣和等效采樣兩種方式，以不大于1 Ms／s的A／D轉換實(shí)現200 MS／s的等效采樣率對輸入1 Hz～10 MHz，Vp-p為2 mV～8 V的信號進(jìn)行采樣處理，并能進(jìn)行單次觸發(fā)，自動(dòng)和存儲／輸出波形。
關(guān)鍵詞：?jiǎn)纹瑱C(SCM)；FPGA；數字示波器；等效采樣；實(shí)時(shí)采樣

1 引言
數字示波器自上個(gè)世紀七十年代誕生以來(lái)，它已成為測試工程師必備的工具之一。隨著(zhù)近年來(lái)電子技術(shù)取得突破性的進(jìn)展，催生了更龐大的數字示波器市場(chǎng)需求。此外，信號傳輸在現代工程中是很重要的一個(gè)技術(shù)環(huán)節，但在信號傳輸中，數字信號將對模擬信號產(chǎn)生干擾，目前采用的解決方法是利用單片機來(lái)實(shí)現模擬信號和數字信號在單線(xiàn)中的混合傳輸，而這其中的測試和調試就要求示波器必須能夠對數字信號和模擬信號同時(shí)進(jìn)行分析和顯示。因此，這里介紹一種基于等效和實(shí)時(shí)采樣數字示波器的設計。

2 設計方案
2．1 采樣方案
選擇實(shí)時(shí)采樣和等效采樣相結合的方式，實(shí)時(shí)采樣速率小于1 MS/s，水平分辨率至少為20點(diǎn)/div，故系統50 kHz以下采用實(shí)時(shí)采樣方式，而50 kHz～10 MHz采用等效時(shí)間采樣方式，最高等效采樣速率可達到200 Ms／s。
2．2 頻率測量方案
由于該系統測試頻率上限為10 MHz。根據等精度測量和測周法原理，將此頻率分為兩段。因此，10 kHz以下頻率段，采用測周法；10 kHz以上的頻率段，采用等精度測量法，從而縮短測量時(shí)間。
2．3 觸發(fā)方案
采用內部軟件觸發(fā)，通過(guò)軟件設置觸發(fā)電平，軟件設置的施密特觸發(fā)器參數容易修改，可以很好抑制比較器產(chǎn)生的毛刺。當所采樣值大于該觸發(fā)電平時(shí)，產(chǎn)生一次觸發(fā)。該方案可排除硬件產(chǎn)生的毛刺干擾，觸發(fā)和波形較穩定，且易實(shí)現觸發(fā)電壓的調整。
2．4 采樣與保持電路方案
采用射極跟隨器、模擬開(kāi)關(guān)和電容搭建采樣與保持電路。射極跟隨器可選用帶寬穩定且帶動(dòng)容性負載強的運放，有較多的TI模擬開(kāi)關(guān)，使其速度很容易滿(mǎn)足要求，再選用合適的漏電小的聚苯電容即可實(shí)現采樣與保持電路。

3 系統硬件電路設計
系統制定出系統總體方案：輸入信號經(jīng)阻抗變換電路后進(jìn)行程控放大，再經(jīng)采樣與保持電路后進(jìn)人MAX118進(jìn)行采樣。其中程控放大倍數和A／D采樣速率由垂直靈敏度和水平掃描速度確定，采樣時(shí)刻由上升沿觸發(fā)判斷和等效采樣控制單元決定。采樣數據存入雙端口RAM，顯示控制模塊讀取RAM內容并控制DAC904輸出顯示。圖1為系統總體設計實(shí)現框圖。

3．1 程控放大及前級阻抗匹配
信號先經(jīng)前級AD811的阻抗匹配后實(shí)現系統的輸入阻抗為1 MΩ，再經(jīng)過(guò)模擬開(kāi)關(guān)MAX308CPE來(lái)實(shí)現不同通道放大的選擇，最后經(jīng)模擬開(kāi)關(guān)COM總輸出，如圖2所示。

3．2 采樣與保持電路
基于采樣頻帶要達到10 MHz，系統采用模擬開(kāi)關(guān)THS3166，其特點(diǎn)是低導通電阻、電容，低漏電流，低捕獲時(shí)間和通斷孔徑時(shí)間，但只工作在正電壓范圍，故需前級加法器。開(kāi)關(guān)前再加一級射極跟隨器，采用帶動(dòng)容性負載強寬帶運放THS3001做前后級的隔離。
3．3 整形及測頻電路
高頻段整形采用高速比較器MAX913，低頻段采用低速比較器LM311。為提高輸入MAX913信號的信噪比，在其前級加一級無(wú)限增益放大，采用高頻率運算放大器LM7171，放大倍數50，這樣減小MAX913輸出脈沖邊沿抖動(dòng)。同時(shí)，為避免高頻整形方波的諧波發(fā)射，比較器輸出均經(jīng)74LS393分頻后送入FPGA進(jìn)行等精度測頻，脈沖邊沿更陡峭，便于測量。