單片機硬件參數設計解析
加入技術(shù)交流群
信號質(zhì)量表現為幾個(gè)方面。對于大家熟知的頻率、周期、占空比、過(guò)沖、振鈴、上升時(shí)間、下降時(shí)間等，在此就不作詳細介紹了。下面主要介紹幾個(gè)重要概念。
①高電平時(shí)間（high time），指在一個(gè)正脈沖中高于Vih_min部分的時(shí)間。
②低電平時(shí)間（low time），指在一個(gè)負脈沖中低于Vil_max部分的時(shí)間，如圖3所示。
③建立時(shí)間（setup time），指一個(gè)輸入信號（input signal）在參考信號（reference signal）到達指定的轉換前必須保持穩定的最短時(shí)間。
④保持時(shí)間（hold time），是數據在參考引腳經(jīng)過(guò)指定的轉換后，必須穩定的最短時(shí)間，如圖4所示。
⑤建立時(shí)間裕量（setup argin），指所設計系統的建立時(shí)間與接收端芯片所要求的最小建立時(shí)間的差值。
⑥保持時(shí)間裕量（hold argin），指所設計系統的保持時(shí)間與接收端芯片所要求的最小保持時(shí)間之間的差值。
⑦時(shí)鐘偏移（clock skew），指不同的接收設備接收到同一時(shí)鐘驅動(dòng)輸出之間的時(shí)間差。
⑧Tco（time clock to output，時(shí)鐘延遲），是一個(gè)定義包括一切設備延遲的參數，即Tco=內部邏輯延遲 （internal logic delay） + 緩沖器延遲（buffer delay）。
⑨最大經(jīng)歷時(shí)間（Tflightmax），即final switch delay，指在上升沿，到達高閾值電壓的時(shí)間，并保持高電平之上，減去驅動(dòng)所需的緩沖延遲。
⑩最小經(jīng)歷時(shí)間（Tflightmin），即first settle delay，指在上升沿，到達低閾值電壓的時(shí)間，減去驅動(dòng)所需的緩沖延遲。
時(shí)鐘抖動(dòng)（clock jitter），是由每個(gè)時(shí)鐘周期之間不穩定性抖動(dòng)而引起的。一般由于PLL在時(shí)鐘驅動(dòng)時(shí)的不穩定性引起，同時(shí)，時(shí)鐘抖動(dòng)引起了有效時(shí)鐘周期的減小。
串擾（crosstalk）。鄰近的兩根信號線(xiàn)，當其中的一根信號線(xiàn)上的電流變化時(shí)（稱(chēng)為aggressor，攻擊者），由于感應電流的影響，另外一根信號線(xiàn)上的電流也將引起變化（稱(chēng)為victim，受害者）。
SI是個(gè)系統問(wèn)題，必須用系統觀(guān)點(diǎn)來(lái)看。以下是將問(wèn)題的分解。
◆ 傳輸線(xiàn)效應分析：阻抗、損耗、回流……
◆ 反射分析：過(guò)沖、振鈴……
◆ 時(shí)序分析：延時(shí)、抖動(dòng)、SKEW……
◆ 串擾分析
◆ 噪聲分析：SSN、地彈、電源下陷……
◆ PI設計：確定如何選擇電容、電容如何放置、PCB合適疊層方式……
◆ PCB、器件的寄生參數影響分析
◆ 端接技術(shù)等
3 電源完整性PI
PI的提出，源于當不考慮電源的影響下基于布線(xiàn)和器件模型而進(jìn)行SI分析時(shí)所帶來(lái)的巨大誤差，相關(guān)概念如下。
◆ 電子噪聲，指電子線(xiàn)路中某些元器件產(chǎn)生的隨機起伏的電信號。
◆ 地彈噪聲。當PCB板上的眾多數字信號同步進(jìn)行切換時(shí)(如CPU的數據總線(xiàn)、地址總線(xiàn)等)，由于電源線(xiàn)和地線(xiàn)上存在阻抗，會(huì )產(chǎn)生同步切換噪聲，在地線(xiàn)上還會(huì )出現地平面反彈噪聲(簡(jiǎn)稱(chēng)地彈)。SSN和地彈的強度也取決于集成電路的I/O特性、PCB板電源層和地平面層的阻抗以及高速器件在PCB板上的布局和布線(xiàn)方式。負載電容的增大、負載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數目的增加均會(huì )導致地彈的增大。
◆ 回流噪聲。只有構成回路才有電流的流動(dòng)，整個(gè)電路才能工作。這樣，每條信號線(xiàn)上的電流勢必要找一個(gè)路徑，以從末端回到源端。一般會(huì )選擇與之相近的平面。由于地電平面（包括電源和地）分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線(xiàn)區域時(shí)，就會(huì )產(chǎn)生地平面回流噪聲。
◆ 斷點(diǎn)，是信號線(xiàn)上阻抗突然改變的點(diǎn)。如用過(guò)孔（via）將信號輸送到板子的另一側，板間的垂直金屬部分是不可控阻抗，這樣的部分越多，線(xiàn)上不可控阻抗的總量就越大。這會(huì )增大反射。還有，從水平方向變?yōu)榇怪狈较虻?0°的拐點(diǎn)是一個(gè)斷點(diǎn)，會(huì )產(chǎn)生反射。如果這樣的過(guò)孔不能避免，那么盡量減少它的出現。
在一定程度上，我們只能減弱因電源不完整帶來(lái)的系列不良結果，一般會(huì )從降低信號線(xiàn)的串繞、加去耦電容、盡量提供完整的接地層等措施著(zhù)手。
4 EMC
EMC包括電磁干擾和電磁抗干擾兩個(gè)部分。
一般數字電路EMS能力較強，但是EMI較大。電磁兼容技術(shù)的控制干擾，在策略上采用了主動(dòng)預防、整體規劃和“對抗”與“疏導”相結合的方針。
主要的EMC設計規則有：
① 20H規則。PowerPlane（電源平面）板邊緣小于其與GroundPlane（地平面）間距的20倍。
② 接地面處理。接地平面具有電磁學(xué)上映象平面(ImagePlane) 的作用。若信號線(xiàn)平行相鄰于接地面，可產(chǎn)生映像電流抵消信號電流所造成的輻射場(chǎng)。PCB上的信號線(xiàn)會(huì )與相鄰的接地平面形成微波工程中常見(jiàn)的Micro-strip Line（微帶線(xiàn)）或Strip Line（帶狀線(xiàn)）結構，電磁場(chǎng)會(huì )集中在PCB的介質(zhì)層中，減低電磁輻射。
因為，Strip Line的EMI性能要比Micro-strip Line的性能好。所以，一些輻射較大的走線(xiàn)，如時(shí)鐘線(xiàn)等，最好走成Strip Line結構。
評論