非同于MCU的獨立按鍵消抖動(dòng)

簡(jiǎn)單的說(shuō)，進(jìn)入了電子，不管是學(xué)純模擬，還是學(xué)單片機，DSP、ARM等處理器，或者是我們的FPGA，一般沒(méi)有不用到按鍵的地方。按鍵：人機交互控制，主要用于對系統的控制，信號的釋放等。因此在這里，FPGA上應用的按鍵消抖動(dòng)，也不得不講！

一、為什么要消抖動(dòng)

如上圖所示，在按鍵被按下的短暫一瞬間，由于硬件上的抖動(dòng)，往往會(huì )產(chǎn)生幾毫秒的抖動(dòng)，在這時(shí)候若采集信號，勢必導致誤操作，甚至系統崩潰；同樣，在釋放按鍵的那一刻，硬件上會(huì )相應的產(chǎn)生抖動(dòng)，會(huì )產(chǎn)生同樣的后果。因此，在模擬或者數字電路中，我們要避免在最不穩定的時(shí)候采集信號，進(jìn)行操作。

對此一般產(chǎn)用消抖動(dòng)的原理。一般可分為以下幾種：

（1）延時(shí)

（2）N次低電平計數

（3）低通濾波

在數字電路中，一般產(chǎn)用（1）（2）種方法。后文中將詳細介紹。

二、各種消抖動(dòng)

1. 模擬電路按鍵消抖動(dòng)

對于模擬電路中，一般消抖動(dòng)用的是電容消抖動(dòng)或者施密特觸發(fā)等電路，再次不做具體介紹。

2. 單片機中按鍵消抖動(dòng)

對于單片機中的按鍵消抖動(dòng)，本節Bingo根據自己當年寫(xiě)過(guò)的單片機其中的一個(gè)代碼來(lái)講解，代碼如下所示：

unsigned char key_scan(void)

{

if(key == 0) //檢測到被按下

{

delay(5); //延時(shí)5ms，消抖

if(key != 0)

retrurn 0; //是抖動(dòng)，返回退出

while(!key1); // 確認被按下，等下釋放

delay(5); //延時(shí)5ms，消抖

while(!key1); //確認被釋放

return 1; //返回按下信號

}

return 0; //沒(méi)信號

}

針對以上代碼，消抖動(dòng)的順序如下所示：

（1）檢測到信號

（2）延時(shí)5ms，消抖動(dòng)

（3）繼續檢測信號，確認是否被按下

a) 是，則開(kāi)始等待釋放

b) 否，則返回0，退出

（4）延時(shí)5ms，消抖動(dòng)

（5）確認，返回按下信號，退出

當然在單片機中也可以循環(huán)計數來(lái)確認是否被按下。Bingo認為如此，太耗MCU資源，因此再次不做講述。

3. FPGA中的按鍵消抖動(dòng)

對于FPGA中的消抖動(dòng)，很多教科書(shū)上都沒(méi)有講述。但Bingo覺(jué)得這個(gè)很有必要。對于信號穩定性以及準確性分析，按鍵信號必須有一個(gè)穩定的脈沖，不然對系統穩定性有很大的干擾。

此處Bingo用兩種方法對FPGA中按鍵消抖動(dòng)分析。其中第一種是通過(guò)狀態(tài)機的使用直接移植以上MCU的代碼，這個(gè)思想在FPGA狀態(tài)機中很重要。第二種，通過(guò)循環(huán)n次計數的方法來(lái)確認是否真的被按下，這種方法很實(shí)用在FPGA這種高速并行器件中。

（1）利用狀態(tài)機移植MCU按鍵消抖動(dòng)

此模塊由Bingo無(wú)數次修改測試最后成型的代碼，在功能上可適配n個(gè)按鍵，在思想上利用單片機采用了單片機消抖動(dòng)的思想。具體代碼實(shí)現過(guò)程請有需要的自行分析，本模塊移植方便，Verilog代碼如下所示：

/*************************************************

* Module Name : key_scan_jitter.v

* Engineer : Crazy Bingo

* Target Device : EP2C8Q208C8

* Tool versions : Quartus II 11.0

* Create Date : 2011-6-26

* Revision : v1.0

* Description :

**************************************************/

module key_scan_jitter

#(

parameter KEY_WIDTH = 2

)

(

input clk,

input rst_n,

input [KEY_WIDTH-1:0] key_data,

output key_flag,

output reg [KEY_WIDTH-1:0] key_value

);

reg [19:0] cnt; //delay_5ms(249999)

reg [2:0] state;

//-----------------------------------

always @(posedge clk or negedge rst_n)

begin

if(!rst_n)

cnt = 20'd0;

else

begin

cnt = cnt + 1'b1;

if(cnt == 20'd249999)

cnt = 20'd0;

end

end

//-----------------------------------