基于A(yíng)RM的高速數據采集卡
加入技術(shù)交流群
1 引言
本文引用地址：http://dyxdggzs.com/article/171598.htm隨著(zhù)現代工業(yè)生產(chǎn)和科學(xué)研究對數據采集要求的日益提高，在瞬態(tài)信號測量、圖像處理等一些高速、高精度的測量中，需要高速采集數據?，F在通用的高速數據采集卡一般多是PCI卡或ISA卡，存在以下缺點(diǎn)：安裝復雜，價(jià)格昂貴，受計算機插槽數量、地址、中斷資源限制，可擴展性差，在一些電磁干擾性強的測試現場(chǎng)，無(wú)法專(zhuān)門(mén)對其做電磁屏蔽，導致采集的數據失真。
本數據采集卡采用Philips公司的LPC2142微控制器(基于ARM7內核，內置了寬范圍的USB 2.0串行通信接口)，有效地解決了傳統高速數據采集卡的缺陷。
本系統主要由雙通道模／數轉換器AD9238、ARM微控制器及FPGA器件EP1C3T100組成。結構框圖如圖1所示。AD9238具有A、B 兩個(gè)通道，前端的差分放大器對模擬信號放大后送至AD9238，由AD9238將模擬信號轉換成12位的數字信號，同時(shí)送至FPGA中的FIFO緩存器。由LabVIEW設件制作的界面向LPC2142發(fā)送控制指令，LPC2142讀取FIFO緩存器中的數據并通過(guò)USB端口發(fā)送給主機。主機還可通過(guò)界面菜單選擇采樣頻率、采樣的起始點(diǎn)、模擬信號調理及讀取精度測頻數據等。
3 數據采集卡的硬件結構
3.1 AD9238簡(jiǎn)介
AD9238是美國模擬器件公司(ADI)推出的12位、雙通道模數轉換器。該轉換器分為3種型號，采樣率最高分別可達20 MS／s,40 MS／s和65 MS／s。它提供與單通道A／D轉換器同樣優(yōu)異的動(dòng)態(tài)性能，但是具有比采用2個(gè)單通道A／D轉換器更好的抗串擾性能；采用單3 V供電(2.7 V～3.6 V)；Rsn=70 dBc；Rsfd=85 dBc；ENOB=11.3 b；差分輸入時(shí)有500 MHz的3 dB帶寬；帶有片上的參考電壓和SHA；1～2 Vpp的模擬輸入范圍；輸出數據格式為偏移一進(jìn)制碼或者一進(jìn)制補碼。
AD9238的兩個(gè)通道分別采用一個(gè)AD8138做為運放驅動(dòng)器。I／O兩路中頻模擬信號分別經(jīng)過(guò)2個(gè)AD8138變?yōu)椴罘中盘査徒oA／D轉換器(第2，3，14，IS引腳)。
高速ADC對時(shí)鐘的占空比很敏感，一般來(lái)說(shuō)需要有50％(±5％)的占空比。AD9238給每個(gè)通道單獨提供時(shí)鐘(引腳CLK_A和CLK_B)，當2個(gè)通道的采樣時(shí)鐘同頻同相時(shí)，性能較好，當2個(gè)通道不同步時(shí)，性能會(huì )有所下降。
本數據采集卡采用40 MHz的AD9238，單雙通道選擇和轉換頻率可由軟件控制。
3.2 Cyclone系列FPGA器件
由于高速數據采集系統的特殊要求，在眾多FPGA器件中選擇了Altera公司的Cyclone系列器件。Cyclone系列基于先進(jìn)的 Stratix的工藝構架，為高速應用提供了極高的性?xún)r(jià)比，此外Cyelone系列器件內部RAM存儲器可以生成FIFO緩存器，為高速采樣提供緩存空間。
Altera公司的Quartus II軟件是一款易于使用的綜合開(kāi)發(fā)工具，它集成了Altera的FPGA／CPLD開(kāi)發(fā)流程中所涉及的所有工具和第三方軟件接口，界面友好，為設計提供了便利條件。
這里FPGA器件主要完成數據緩存、等精度測頻、采樣頻率分頻及觸發(fā)控制等工作。
3.3 FPGA在觸發(fā)控制中的應用
由于此數據采集卡是高速緩存式的，緩存空間有限，所以不能采用連續式采集方式，而采用觸發(fā)式采集方式。為了提高數據采集卡的適用能力，不僅可以采集周期信號，而且可以采集觸發(fā)信號，還可手動(dòng)觸發(fā)采集，筆者增加了觸發(fā)點(diǎn)捕捉電路。系統主要由AD8561電壓比較器和FPGA器件組成，AD8561轉換速度很高，可滿(mǎn)足判斷速度足夠高的要求。首先模擬信號送到AD8561比較器的正輸入端，負輸入端連接至LPC2142的D／A轉換器輸出端， LPC2142的D／A轉換器輸出電壓作為AD8561比較器的參考電壓，此參考電壓可以通過(guò)向LPC2142的D／A轉換器的寄存器寫(xiě)入不同值進(jìn)行調節，此調節最終通過(guò)由LabVIEW制作的界面控制。當輸人信號電壓高于參考電壓時(shí)，AD8561的輸出端TOUT拉高，TOUT的電平可以通過(guò)向 AD8561的LATCH端輸入高電平進(jìn)行鎖存。觸發(fā)控制電路圖如圖2所示。
評論