達芬奇數字媒體片上系統的架構和Linux啟動(dòng)過(guò)程

DMSoC交換中心資源

以上大家看到DMSoC有非常豐富的外設和視頻處理硬件資源，而且ARM和 DSP又共享DDR2等存儲器資源，那么DMSoC又是如何確保ARM、DSP和VPSS同時(shí)訪(fǎng)問(wèn)外設或存儲器資源時(shí)不會(huì )引起沖突呢？DMSoC中的交換中心資源（SCR：Switched Central Resource）會(huì )做出管理。如圖3所示，把任何一個(gè)發(fā)起數據傳輸的源稱(chēng)為Master（每一個(gè)Master有一個(gè)專(zhuān)用的ID），這個(gè)Master要訪(fǎng)問(wèn)的目的地稱(chēng)為Slave，這樣在Master和Slave之間就構成一條數據傳輸的通路。從圖3中可以看到，在SCR中可以有很多并行的Master到 Slave的數據通路。如果是不同的Master、相同的Slave，那么可以通過(guò)設置每一個(gè)Master的優(yōu)先級來(lái)得到特殊應用系統的最佳性能。對于大多數的Master，可以通過(guò)寄存器MSTPRI0和MSTPRI1來(lái)設置它們的優(yōu)先級。如果Master是C64x+、VPSS和EDMA，可以通過(guò)它們自己的相關(guān)寄存器控制它們自己的優(yōu)先級，這樣可以更加靈活、快速的實(shí)現高的視頻數據吞吐帶寬。詳細信息可以參考DM6446的數據手冊。

圖3 DMSoC交換中心資源的結構框圖。

電源域及復位

達芬奇DMSoC有兩個(gè)電源域，分別是Always On域和DSP域。Always On域由CVDD ARM核電源供電，給ARM、總線(xiàn)、SCR和除VICP之外的所有外設提供電源；DSP電源域由CVDDDSP DSP核電源供電，給DSP和VICP提供電源。

雙核架構的達芬奇DMSoC的功耗也非常有競爭力，這一方面取決于芯片本身的工藝，另一方面也取決于芯片內部時(shí)鐘和電源的結構。如圖4所示，達芬奇 DMSoC有電源休眠控制器（Power Sleep Controller）管理芯片電源的開(kāi)關(guān)及復位?？梢杂密浖刂艱SP電源域，控制DSP及其模塊時(shí)鐘的開(kāi)關(guān)和復位。PSC不支持ARM及其模塊的斷電控制、ARM的本地復位和ARM的時(shí)鐘關(guān)斷控制。同時(shí)PSC可以中斷ARM和DSP，支持IcePick仿真（emulation）特性。

圖4 DM6446的電源休眠控制器。