兼容51指令的8位MCU IPCORE設計

1 前言

當前,在微電子及其應用領(lǐng)域正在發(fā)生一場(chǎng)前所未有的變革,這場(chǎng)變革是由片上系統(SOC)技術(shù)研究應用和發(fā)展引起的.從技術(shù)層面看SOC技術(shù)是超大規模集成電路發(fā)展的必然趨勢和主流,它以超深亞微米VDSM(Very Deep Submicon)工藝和知識產(chǎn)權IP核復用技術(shù)為支撐。在眾多的IP核中，MCU CORE以其在SOC中嵌入后能充分發(fā)揮其處理靈活、軟件可升級、硬件開(kāi)銷(xiāo)少的特點(diǎn)，在很大程度上成為SOC芯片必需模塊。INTEL公司的MCS-51系列MCU 可以說(shuō)是目前國內應用時(shí)間最長(cháng)、最普及、可獲得應用資料最多的功能強大的8位MCU , 所以建立兼容51指令MCU可綜合IP核對于各種嵌入式系統和片上系統(SOC)的應用具有重要意義。

圖1 IPCORE 內部結構

2 總體構架設計

本設計采用自頂向下的設計方法成功設計了與MCS-51 系列微處理器指令集完全兼容的8位嵌入式MCU核, 此核的內部結構如圖1所示(整個(gè)設計過(guò)程也是圍繞其產(chǎn)開(kāi))。

3 核內單元(主要單元設計的概述)

3.1 ALU 單元的設計：

ALU單元由一些基本操作功能模塊(加/減法模塊、乘法模塊、除法模塊、十進(jìn)制調整模塊和邏輯模塊)構成，整個(gè)操作是通過(guò)多路選擇器來(lái)完成的。在A(yíng)LU單元的結構上，將乘、除法單元各自獨立出來(lái)完成算術(shù)運算指令中的乘、除法運算。這樣可以回避傳統典型微處理器基于累加器ACC的ALU結構，并且由于A(yíng)LU單元被設計成純組合邏輯，因而速度較快,從而提高算術(shù)運算指令的執行效率。

3.2 時(shí)序設計

主要從簡(jiǎn)化控制器設計、提高核的性能出發(fā)，本設計沒(méi)有采用Intel MCS-51雙相時(shí)鐘的復雜時(shí)序設計，而是采用單相時(shí)鐘(單相時(shí)鐘因為在時(shí)序和傳輸上比較簡(jiǎn)單可靠，被一些高性能芯片使用)、全同步設計，所有時(shí)序電路均采用邊沿觸發(fā)的觸發(fā)器。采用單相時(shí)鐘全同步設計會(huì )使芯片面積有所增加，但降低了設計的復雜度，減少了生產(chǎn)工藝不確定性對系統性能的影響，提高了設計的成功率。

3.3 控制單元的設計

控制器本質(zhì)上是一個(gè)結構及狀態(tài)轉移非常復雜的有限狀態(tài)機(FSM)。從程序執行的宏觀(guān)角度看，每一條指令對應著(zhù)這個(gè)復雜的有限狀態(tài)機的一個(gè)狀態(tài)，一條一條指令的依次執行，就是一系列狀態(tài)轉移?？刂破鞯膶?shí)現主要有兩種:硬布線(xiàn)實(shí)現方式和微程序實(shí)現方式?？紤]到本次設計的是一個(gè)用于SOC的IP核所以采用PLA技術(shù)，就是用存儲技術(shù)實(shí)現硬布線(xiàn)邏輯，可以認為它是硬布線(xiàn)邏輯控制器和微程序控制器兩者的折衷方案。由于PLA微控制器集中了硬布線(xiàn)邏輯控制器與微程序控制器兩者的優(yōu)點(diǎn)，與硬布線(xiàn)邏輯控制器相比，它的設計工作量小，修改、維護都比較方便。與微程序控制器相比，它的速度較快。這些優(yōu)點(diǎn)都適合其作為內核整合在SOC中。為了提高FSM的效率,我們把控制單元中組合邏輯和時(shí)序邏輯分開(kāi)設計,組合邏輯主要輸出控制信號并且產(chǎn)生次態(tài)邏輯,時(shí)序邏輯主要實(shí)現存儲單元的讀寫(xiě)。