AD9847的原理及其在CCD 成像系統中的應用

經(jīng)CDS處理的CCD信號送至下一個(gè)電路。箝位電路用來(lái)消除信號鏈中的殘留偏壓，并且跟蹤CCD暗像素的頻率成份，錯誤的信號將被過(guò)濾掉，所以噪聲降低，去掉偏壓還可減小對增益改變的影響。AD9847內部箝位信號為CLPDM、CLPOB，箝位位置通過(guò)配置寄存器來(lái)改變。具體的寄存器配置內容需根據AD9847 datasheet和CCD的datasheet的要求進(jìn)行配置，只需根據CCD行轉移信號找出black pixel、effective pixel的位置即可。

AD9847的增益放大器有PxGA（像素增益放大器）和VGA（可變增益放大器），兩個(gè)增益放大器共同工作，對弱信號放大、強信號縮小，使圖像灰度處于比較理想的狀態(tài)。其中，PxGA為單個(gè)的彩色像素提供單獨的增益調整。一個(gè)可編程增益放大器有4個(gè)單獨值，PxGA可將增益值分配給單個(gè)像素。PxGA可以用于白平衡調整彩色信號，可減少后續的數字處理工作量，并很方便地為CCD攝像機系統提供了白平衡功能。配置ctlmode寄存器可以選擇PxGA的工作模式，ctlmode可針對不同類(lèi)型的CCD彩色濾波陣列設置7種不同的彩色引導模式，彩色引導起著(zhù)正確分開(kāi)R、G、B分量的增益值的作用，并由垂直（VD）和水平（HD）同步信號控制同步。四個(gè)通道的PxGA增益范圍為-2 dB～+10 dB，對應64 steps，通過(guò)串行口配置pxga gain寄存器來(lái)控制，其缺省值對應為4 dB。VGA的增益范圍2 dB～36 dB，通過(guò)寄存器VGA gain，以10-bit分辨率即1 024 steps進(jìn)行配置。結合PxGA的4 dB增益，AD9847總的增益范圍為6 dB～40 dB。當ADC的輸入信號最大范圍值為2 V時(shí)，最小增益6 dB須對應1 V輸入信號。當對應1 V最大范圍系統時(shí)，增益相當的范圍為0 dB～34 dB。VGA增益曲線(xiàn)分為兩個(gè)區域，當VGA增益寄存器碼對應范圍0～511時(shí)，曲線(xiàn)對應(1+x)/(1-x)的形狀；512～1 023時(shí)，曲線(xiàn)對應linear-in-dB的形狀，如圖4。VGA實(shí)際的增益值相應寄存器中的增益值的計算公式如下：

碼值為0～511時(shí)：

Gain=20log10([658+code]/[658-code])-0.4

碼值為512～1 023時(shí)：

Gain=(0.0354)(code)-0.04

經(jīng)過(guò)以上信號預處理后，信號進(jìn)入A/D轉換器，AD9847使用一個(gè)高性能的10-bit ADC結構，高速低耗。差分非線(xiàn)性性能優(yōu)于0.4LSB。ADC輸入范圍為2 V，大的全量程ADC范圍帶來(lái)很好的性能。系統中AD轉換后的數字信號送入FPGA進(jìn)一步處理。

4 AD9847的外部電路設計

在PCB板的設計過(guò)程中，數?；旌想娐返脑O計一直是一個(gè)瓶頸。模擬信號向數字信號的轉變是否實(shí)時(shí)、精確，是電路設計的重要指標。通常的電路中，模擬信號上由于存在隨時(shí)間變化的連續變化的電壓和電流有效成分，在設計和調試過(guò)程中，需要同時(shí)控制這兩個(gè)變量，而且它們對于外部的干擾更敏感，因而通常作為被干擾對象來(lái)分析；數字信號上只有隨時(shí)間變化的門(mén)限量化后的電壓成分，相比模擬信號對干擾有較高的承受能力，但是這類(lèi)信號變化快，特別是變化沿速度快，還有較高的高頻諧波成分，對外釋放能量，通常作為干擾源[5]。

AD9847即有模擬電路又含數字電路部分，它的電路設計一定要謹慎。本系統采用單點(diǎn)接地方式，將AD9847的數字地與模擬地分開(kāi)布線(xiàn)，單點(diǎn)用銅皮或 FB 磁珠連接。系統使用單獨的地層，地層盡量連續，退耦電容要盡量靠近芯片放置，尤其是管腳25～35，以減少退耦電容在電源和旁路引腳以及其接地引腳之間產(chǎn)生的電阻回路。串聯(lián)電阻離數字輸出管腳越近，數字碼字轉換噪聲越小。如果數字輸出要驅動(dòng)一個(gè)大于20 pF的負載，建議用緩存來(lái)降低數字編碼傳輸噪聲，還可以放置一系列的電阻降低該噪聲。為得到低噪聲性能，電源退耦非常重要。經(jīng)設計，AD9847最終外圍電路連接圖如圖5所示。