AD9847的原理及其在CCD 成像系統中的應用

(9)片上時(shí)序發(fā)生器，可在外部同步信號的作用下給CCD芯片提供所需的時(shí)序信號（H1，H2，RG），配合另外提供的V、VSUB信號，可以驅動(dòng)CCD工作；

(10)48腳LQFP封裝，大大節省電路板空間。

2.2 AD9847的工作原理

AD9847在基準信號VD、HD、CLI 作用下，通過(guò)FPGA對三線(xiàn)串口進(jìn)行編程，為系統設置適當的寄存器配置。AD9847各個(gè)功能的實(shí)現建立在內部寄存器正確配置的基礎上。三線(xiàn)串口為SLOAD、SCLOCK、SDATA，共有兩種配置方式：一種是串行寫(xiě)操作，連續寫(xiě)入8位地址信號和6位數據信號，SLOAD信號在寫(xiě)入數據期間一直處于低電平狀態(tài)，在此期間SCLOCK信號表現為時(shí)鐘信號，其他時(shí)間維持高電平，SDATA的數據在SCLOCK的時(shí)鐘上升沿被鎖存；另一種是連續的串行寫(xiě)操作，只有一個(gè)8 bit地址位作為首地址，后面依次為以6 bit為一組的數據位，每6 bit對應一個(gè)地址，地址以首地址為基準依次遞增，最終將數據寫(xiě)進(jìn)對應的寄存器，SLOAD在此期間一直為低，直到最后一個(gè)寄存器被裝載。AD9847的配置主要是完成對CDS采樣信號的置位、驅動(dòng)信號波形、可變增益放大器的增益、鉗位電平以及其他功能等的設置。AD9847基本工作流程為CCD模擬視頻信號經(jīng)過(guò)射隨器之后送給AD9847，在A(yíng)D9847內部首先經(jīng)CDS進(jìn)行相關(guān)雙采樣，消除噪聲干擾，然后通過(guò)增益放大再送至ADC進(jìn)行A/D轉換，最終將轉換后的數字信號送至下一步電路進(jìn)行處理。DOUTPHASE寄存器可以設置輸出數字信號的最佳位置。

3 AD9847在成像系統中的應用

3.1 寄存器配置

該系統中AD9847與FPGA作為核心，FPGA作為AD9847的上位機控制AD9847 的工作。AD9847作為AFE又有著(zhù)無(wú)法替代的優(yōu)勢，它將很多視頻信號處理電路集成起來(lái)替代了很多復雜的分電路。系統中AD9847和FPGA由同步時(shí)鐘控制，上電初始化后FPGA經(jīng)三線(xiàn)串口配置AD9847。AD9847共有164個(gè)寄存器，有些寄存器為雙寬度寄存器，占有兩個(gè)地址，對于這樣的寄存器必須兩個(gè)地址都寫(xiě)入數據才能使其作用。對于寄存器中有些數據位寬不足6 bit的，在配置時(shí)需補足6 bit。大部分寄存器地址是連續的，僅有一些不連續。根據參考文獻[3]中要求的AD9847寄存器配置的順序，有些地址偏后的寄存器可能需要先配置，這樣就導致有些寄存器只能采用串行寫(xiě)操作模式，對于地址連續的寄存器可采用連續的串行寫(xiě)操作模式。故在對AD9847寄存器配置過(guò)程中，將串行寫(xiě)操作模式和連續串行寫(xiě)操作模式結合起來(lái)，只需注意每個(gè)bit數據與SCLOCK對應位置即可。

3.2 驅動(dòng)電路

系統工作首先需要驅動(dòng)CCD，為減輕FPGA的負擔，AD9847承擔產(chǎn)生一部分驅動(dòng)信號的任務(wù)。HBLK、H1-H4、RG等相關(guān)寄存器可產(chǎn)生所需要的驅動(dòng)信號。對垂直時(shí)鐘H1行空白期間電平極性應當設置為低，因為后續的電壓轉換電路中對其進(jìn)行了反相，參考文獻[2]中H1信號波形圖。由FPGA產(chǎn)生的水平轉移驅動(dòng)信號配合AD9847產(chǎn)生的驅動(dòng)信號經(jīng)由電壓轉換電路驅動(dòng)CCD工作。CCD在驅動(dòng)信號作用下，輸出模擬視頻信號如圖2。圖中，1通道為CCD視頻信號，4通道為H1信號。

3.3 相關(guān)雙采樣

視頻信號在A(yíng)D9847內部首先經(jīng)內部相關(guān)雙采樣電路對每個(gè)CCD像素信號進(jìn)行兩次采樣，以提取視頻信息和抑制低頻噪聲。由于CCD每個(gè)像素的輸出信號中既包含有光敏信號，也包含有復位脈沖電壓信號，若在光電信號的積分開(kāi)始時(shí)和積分結束時(shí)，分別對輸出信號采樣，并且使得兩次采樣的間隔時(shí)間遠小于時(shí)間常數RonC(Ron為復位管的導通電阻)，則這樣兩次采樣的噪聲電壓相差無(wú)幾，而這兩次采樣的時(shí)間又是相關(guān)的[4]。若將兩次采樣值相減，就基本消除了復位噪聲的干擾，得到信號電平的實(shí)際有效幅值。通過(guò)設置SHPPOSLOC和SHDPOSLOC寄存器來(lái)決定SHP和SHD的采樣位置，SHP采樣參考電平，SHD采樣有效電平，采樣位置的設定是得到好的CCD信號的關(guān)鍵。因AD9847的SHP、SHD均在內部產(chǎn)生，外部并沒(méi)有輸出管腳，故無(wú)法用示波器顯示采樣信號。相關(guān)雙采樣時(shí)序如圖3所示。

3.4 箝位及增益放大電路