基于MCU和FPGA的LED圖文顯示屏控制系統

　　引言

　　目前，市場(chǎng)上的中小規模LED顯示系統，一般采用傳統的單片機作為主控芯片。對LED大屏幕顯示屏來(lái)說(shuō)，由于數據傳輸量大，要求掃描速度快，而單片機內部的資源較少、運行速度較慢，難于滿(mǎn)足系統要求。以FPGA作為控制器，一方面，FPGA采用軟件編程實(shí)現硬件功能，速度較快；另一方面，它的引腳資源豐富，可擴展性強。因此，用單片FPGA和簡(jiǎn)單的外圍電路就可以實(shí)現大屏幕LED顯示屏的控制，無(wú)需另外設計漢字庫，具有集成度高、穩定性好、設計靈活和效率高等優(yōu)點(diǎn)。

　　1 系統總體結構

　　LED大屏幕顯示系統由上位機（PC機）、單片機系統、FPGA控制器、LED顯示屏的行列驅動(dòng)電路等模塊組成，如圖1所示。上位機負責漢字、字符等數據的采集與發(fā)送。單片機系統與上位機之間以異步串行通信工作方式，通過(guò)串行端口從上位機獲得已完成格式轉換的待顯示的圖形點(diǎn)陣數據，并將其存入EEPROM存儲器。之后通過(guò)FPGA控制器，將存儲器的顯示數據還原到LED顯示屏。掃描控制電路采用可編程邏輯芯片CycloneEP1C6,利用VHDL語(yǔ)言編程實(shí)現，采用1/16掃描方式，刷新頻率在60Hz以上。本文著(zhù)重介紹2561024的單色圖文顯示屏的FPGA控制模塊。

　　2 LED顯示屏基本工作原理

　　對大屏幕LED顯示屏來(lái)說(shuō)，列顯示數據通常采用的是串行傳輸方式，行采用1/16的掃描方式。圖2為1632點(diǎn)陣屏單元模塊的基本結構，列驅動(dòng)電路采用4個(gè)74HC595級聯(lián)而成。在移位脈沖SRCLK的作用下，串行數據從74HC595的數據端口SER一位一位地輸入，當一行的所有32列數據傳送完后，輸出鎖存信號RCLK并選通行信號Y0,則第1行的各列數據就可按要求顯示。

　　按同樣的方法顯示其余各行，當16行數據掃描一遍（即完成一個(gè)周期）后，再從第1行開(kāi)始下一個(gè)周期的掃描。只要掃描的周期小于20ms,顯示屏就不閃爍。

　　2561024大屏幕顯示屏由1632個(gè)的1632點(diǎn)陣屏級聯(lián)而成。為了縮短控制系統到屏體的信號傳輸時(shí)間，將顯示數據分為16個(gè)區，每個(gè)區由161024點(diǎn)陣組成，每行數據為1024/8=128字節，顯示屏的像素信號由LED顯示屏的右側向左側傳輸移位，把16個(gè)分區的數據存在同一塊存儲器。一屏的顯示數據為32KB,要準確讀出16個(gè)分區的數據，其存儲器的讀地址由16位組成，由于數據只有32KB,因此最高可置為0。其余15位地址從高到低依次為：行地址（4位）、列地址（7位）、分區地址（4位）。4位分區地址的譯碼信號（Y0~Y15）作為鎖存器的鎖存脈沖，在16個(gè)讀地址發(fā)生周期內，依次將第1~16分區的第1字節數據鎖存到相應的鎖存器，然后在移位鎖存信號上升沿將該16字節數據同時(shí)鎖存入16個(gè)8位并轉串移位寄存器組中。在下一個(gè)16個(gè)讀地址發(fā)生時(shí)鐘周期，一方面，并轉串移位寄存器將8位數據移位串行輸出，移位時(shí)鐘為讀地址發(fā)生時(shí)鐘的二分頻；另一方面，依次將16個(gè)分區的第2字節數據讀出并鎖入相應的鎖存器，按照這種規律將所有分區的第一行數據依次全部讀出后，在數據有效脈沖信號的上升沿將所有串行移位數據輸出，驅動(dòng)LED顯示。接下來(lái)，移位輸出第2行的數據，在此期間第1行保持顯示；第2行全部移入后，驅動(dòng)第2行顯示，同時(shí)移入第3行按照這種各分區分行掃描的方式完成整個(gè)LED大屏幕的掃描顯示。