LED大屏幕控制電路設計方案研究

摘要：在綜合分析LED大屏幕顯示系統設計中控制電路的諸多設計方案的基礎上，分別給出了以單片機、可編程邏輯器件和嵌入式計算機技術(shù)為控制核心的不同設計方案的實(shí)現方法，對這幾種方案的特點(diǎn)進(jìn)行了比較，并介紹了應用情況。

LED點(diǎn)陣是公共信息的一種重要顯示終端，其中大屏幕LED點(diǎn)陣顯示屏在許多場(chǎng)合得以應用。大屏幕顯示技術(shù)比中小屏幕顯示難度更大，因為其屏幕大，LED點(diǎn)數多，而又要在極短時(shí)間內刷新每個(gè)點(diǎn)，這就要求其掃描速率必須非常高，此外，大屏幕作為信息發(fā)布的重要媒介，對其穩定性、可靠性以及可擴展性要求都很高，只有設計合理的控制電路才能滿(mǎn)足上述要求。本文著(zhù)重討論LED大屏幕設計中控制電路的幾種設計方法，針對不同的設計要求給出了不同的解決方案。

1LED大屏幕系統的工作原理

典型的LED大屏幕顯示系統主要由信號控制系統p掃描和驅動(dòng)電路以及LED陣列組成，系統結構如圖1所示。目前大多數LED顯示屏的屏幕設計采用的是模塊化的結構，它的基本單元是LED顯示單元模塊，屏幕大小和形狀可靈活改變，顯示屏的安裝和維護也十分方便。

圖1系統原理框圖

信號控制系統是微機系統p單片機系統p微機Z單片機主從控制系統p可編程邏輯器件控制系統、紅外遙控系統p傳呼接收與控制系統等等。信號控制系統的任務(wù)是生成或接收LED顯示所需的數字信號，并控制整個(gè)LED顯示系統的各個(gè)部件按一定的分工和時(shí)序協(xié)調工作。行驅動(dòng)電路多為三極管陣列，給LED提供大電流。列驅動(dòng)由串入并出移位寄存器和鎖存器（或帶鎖存功能的移位寄存器）構成。

待顯示數據就緒后，控制系統首先將第一行數據送入移位寄存器并鎖存，然后由行掃描電路選通LED陣列的第一行，點(diǎn)亮一段時(shí)間后，再以同樣方法顯示后續行，直至完成一幀的顯示內容，如此循環(huán)往復。根據視覺(jué)暫留的原理，能夠實(shí)現24f/s的顯示才能夠讓肉眼沒(méi)有明顯的停頓感，相當于響應時(shí)間要達到，40ms以下。當LED顯示屏面積很大時(shí)，傳輸的數據量也非常大，從而增加了顯示系統的響應時(shí)間引起閃爍，為提高視覺(jué)效果，可以分區并行顯示。

在高速動(dòng)態(tài)顯示時(shí)，LED的發(fā)光亮度與掃描周期內的發(fā)光時(shí)間成正比，所以通過(guò)調制LED的發(fā)光時(shí)間與掃描周期的比值（即占空比）可以實(shí)現灰度顯示。

2LED大屏幕控制電路的設計

控制電路的設計是大屏幕系統設計的核心，控制電路設計包括信號控制系統、掃描電路和驅動(dòng)電路的設計，控制電路的設計一般由數據存儲器、數據緩存器、計數器p同步控制器p讀寫(xiě)控制器p主從控制器、地址控制器、幀存儲器p數據選擇器、灰度調制器、移位寄存器等構成。目前來(lái)說(shuō)，LED顯示屏控制電路設計廣泛采用兩類(lèi)器件作為其控制核心來(lái)實(shí)現，一類(lèi)是單片機控制系統，另一類(lèi)是可編程邏輯器件。

2。1基于單片機的控制電路設計方案

基于單片機的控制電路主要有兩種方案，一種是一片單片機作為主控器件控制和協(xié)調大屏幕整個(gè)顯示系統的顯示，一種是多片單片機構成多處理器，其中一片作為主CPU，其它作為子CPU一起控制大屏幕的顯示。

圖2是采用單片CPU設計的控制電路機構示意圖，用89C52單片機作為控制核心。單片機接收從PC機或其他信息源發(fā)送來(lái)的顯示數據，存儲在Flash中，同時(shí)用RAM6264作為場(chǎng)顯示緩存區，以實(shí)現不同顯示播出方式。89C52控制切換開(kāi)關(guān)C1，C3和C2，C4同時(shí)對幀存儲器A，B交替進(jìn)行數據的讀寫(xiě)操作，將讀出的數據進(jìn)行并行5串行轉換送給顯示屏進(jìn)行顯示刷新。其中，自動(dòng)地址生成器由4個(gè)計數器串聯(lián)構成，并配以振蕩電路提供計數時(shí)鐘，對于一個(gè)M×N個(gè)像素的單色屏，當刷新頻率為60Hz時(shí)，計數頻率為M×N×60Hz對于多灰度級彩色大屏幕，數據送到顯示屏之前要進(jìn)行灰度調制重現圖像的色彩，對數據的處理速度要求更高，采用單片機控制可能在速度上無(wú)法滿(mǎn)足要求。

圖2單片CPU控制電路結構示意圖

由于目前很多單片機的I/O口具備了15mA以上的驅動(dòng)能力且價(jià)格比較便宜，因此在大屏幕的設計中也采用多處理器方案。系統的基本特點(diǎn)是：一個(gè)顯示組中有多個(gè)處理器，包括一個(gè)主CPU和多個(gè)子CPU，其結構示意圖如圖3所示。主CPU的任務(wù)是通過(guò)數據采集或與外界通信等獲取顯示信息，再傳輸給子CPU，主CPU還負責行掃描和發(fā)送顯示同步信息等。子CPU接收主CPU的數據信息并存放到內部RAM。中，再根據主CPU發(fā)出的控制信息選擇適當的列輸出口進(jìn)行列掃描。假設每個(gè)子CPU可用作輸出口的最多引腳數為m，而每塊LED矩陣的列數為n，則每塊芯片所能驅動(dòng)的LED塊最大數為m/n這樣，每個(gè)單片機負責一塊或幾塊>LED塊，靈活性強，便于擴展，同時(shí)減輕了主CPU的負擔，提高了點(diǎn)陣的刷新頻率。

圖3多CPU控制電路結構示意圖

在多畫(huà)面顯示的大屏幕設計中，這種方案較為理想，對不同的顯示畫(huà)面采用單獨的子CPU進(jìn)行列掃描，再通過(guò)主CPU進(jìn)行統一的行掃描，雖然控制電路使用的元件較多，但電路結構簡(jiǎn)單，易于實(shí)現。

2。2基于CPLD/FPGA的控制電路設計方案

頻圖像信號頻率高：數據量大，要求實(shí)時(shí)處理，加之LED大屏幕電路的數字邏輯相當復雜，采用CPLD/FPGA設計控制電路，可以簡(jiǎn)化系統結構，便于調試。圖4是CPLD/FPGA設計控制電路的原理圖。采用CPLD/FPGA器件對其中的同步控制、主從控制、讀寫(xiě)控制和灰度調制等大量電路進(jìn)行了集成，使圖像數據處理更為快速，圖像更加穩定，而且系統結構緊湊，工作可靠性有所提高。

圖4CPLD/FPGA控制電路原理圖

圖4中虛線(xiàn)以外的其它功能模塊均有CPLD/FPGA編程實(shí)現，將復雜的硬件電路設計通過(guò)軟件編程來(lái)取代。與圖2的單片機控制電路對比來(lái)看，電路結構明顯更簡(jiǎn)潔，電路的面積減小及可靠性增強，調試也更為簡(jiǎn)單，由于CPLD/FPGA可以并行處理多個(gè)進(jìn)程，比起單片機對任務(wù)的順序處理效率更高，點(diǎn)陣的刷新頻率也隨之提高。