LVDS高速數據傳輸技術(shù)在全彩LED控制系統中的應用

引言

LVDS(低電壓差分信號)是一種能滿(mǎn)足超高速數據傳輸的新技術(shù)，它具有低電壓、低輻射、低功耗、低成本和內含時(shí)鐘等優(yōu)點(diǎn)，尤其適用于有一定傳輸距離要求的低功耗高速數據傳輸。由于用LVDS接口傳輸信號必須先進(jìn)行LVDS和TTL的轉換，所以在LVDS接口處使用專(zhuān)用LVDS收發(fā)器芯片不僅提高了成本，而且增大了PCB板的面積；而用千兆網(wǎng)卡傳輸則需要使用幀同步字，并且在接收端需要對接收到的數據進(jìn)行同步字校驗。為此，本文在全彩LED控制系統信號傳輸中采用了與高速時(shí)鐘采樣進(jìn)行同步接收的LVDS傳輸方案，從而省去了同步字和控制信號，且增加了板子的集成度，并使整個(gè)系統信號傳輸穩定，成本降低。

1基于LVDS的數據傳輸硬件設計

1。1全彩LED控制系統

全彩是指顯示屏上每像素的顏色顯示采用24bit，共顯示16777216種顏色。而現今許多圖形顯示只支持8bit顏色值，只能顯示256種顏色。本設計的全彩LED屏可與計算機VGA顯示屏實(shí)時(shí)同步輸出顯示，并可任意播放圖片、文字、廣播、電視、錄像、VCD以及各種三維動(dòng)畫(huà)。此外還能完全適應戶(hù)外各種惡劣性環(huán)境(如防腐，防水，防潮，防雷，抗震等)。LED屏的顯示采用1024×768像素，數據量為1024×768×60(幀)×24=1132462080bit，每個(gè)掃描板能控制128×128像素，所以完整顯示A板的數據需要8×6=48塊掃描板，A板的LVDS信號一共使用6路，每路四對(CLOCK+R-C-BDATA(3對))；B板則使用兩路，一路輸入，一路輸出，每路都由(CLOCK+R-G-BDATA(3對))構成。圖1所示是A板和B板的連接示意圖，其中A板為數據分發(fā)板，B板為掃描板。

1。2LVDS信號傳輸連接電路

圖2為RJ45_2接口電路連接圖。使用LVDS信號傳輸時(shí)，在接收端應有4個(gè)100Ω的匹配電阻與差分線(xiàn)阻抗相匹配，以減少阻抗不匹配所導致的共模噪聲增加和電磁干擾(EMI)。值得注意的是，在走線(xiàn)時(shí)，差分線(xiàn)的長(cháng)度應該保持一致，且差分線(xiàn)應彼此盡量靠近以減少反射，并應盡量減少信號路徑中的過(guò)孔數量與阻抗的不均勻，此外，還要把LVDS和TTL信號層分開(kāi)以防止串擾。

圖3為FPGA的連接電路。本全彩LED控制系統之所以選用FPGA作為測試平臺，其原因首先是FPGA可以快速轉向最終原型，其次是它的可再編程能力強，可以通過(guò)軟件而不是硬件來(lái)滿(mǎn)足設計的改進(jìn)，而最重要的一點(diǎn)則是因為FPGA提供了大量的資源，包括SDRAM驅動(dòng)、ZBTSRAM驅動(dòng)和快速傳輸邏輯接口(LVDS)等。EP2C5Q208C8一共有208個(gè)管腳，分成4個(gè)BANK，BANK1的I／O接口用于差分信號線(xiàn)，BANK2上的I／O接口與SDRAM相連接，BANK3和BANK4用來(lái)連接LED顯示屏的數據和控制信號。

2基于LVDS的傳輸軟件

硬件電路連好之后，便可用VHDL語(yǔ)言編寫(xiě)相應的測試代碼?？赏ㄟ^(guò)計數器生成RGB數據信號，然后把數據從FPGA經(jīng)差分線(xiàn)輸出，再經(jīng)過(guò)10米長(cháng)的雙絞線(xiàn)輸入到FPGA，從而檢驗LVDS信號傳輸的穩定性，其示意圖如圖4所示。部分VHDL代碼如下：

圖5所示是用邏輯分析儀觀(guān)察到的波形圖。從圖5可以看出，通過(guò)LVDS信號線(xiàn)可使此系統在10米處穩定地傳輸100Mbps的信號。

3結束語(yǔ)

高速信號傳輸對PCB板上信號的穩定性要求越來(lái)越高，為此，本文給出了用LVDS信號進(jìn)行高速數據傳輸的方案，并已成功完成測試。結果表明：在10米傳輸距離上，該方案可以穩定地傳輸高達100MBps的數據信號，成本低，功耗低和集成度高。