基于TMS320VC5402的音頻信號采集與處理系統

近年來(lái)，隨著(zhù)DSP技術(shù)的普及和低何等、高性能DSP芯片的出現，DSP已越來(lái)越多地被廣大的工程師所接受，并越來(lái)越廣泛地被應用于各個(gè)領(lǐng)域，例如：語(yǔ)音處理、圖像處理、模式識別及工業(yè)控制等，并且已日益顯示出其巨大的優(yōu)越性。DSP是利用專(zhuān)門(mén)或通用的數字信號處理芯片，以數字計算的方法對信號進(jìn)行處理，具有處理速度快、靈活、精確、抗干擾能力強、體積小及可靠性高等優(yōu)點(diǎn)，滿(mǎn)足了對信號快速、精確、實(shí)時(shí)處理及控制的要求。基于TMS320C5402芯片，筆者研制了一套音頻信號實(shí)時(shí)采集與處理系統，并已作為有關(guān)音效器研制的硬件試驗平臺。

1 系統總線(xiàn)方案

系統總線(xiàn)方案框圖如圖1所示。音頻信號（如：電吉它的單聲道聲音信號是150mV的電信號）經(jīng)過(guò)高精度高速的ADC轉換后得到一串數字信號，分幀輸入到波形輸入緩沖區RAM。然后由手動(dòng)控制一種或幾種處理算法將音頻信號調入TMS320C5402的內部進(jìn)行高速運算。經(jīng)過(guò)處理的音頻信號，再輸入到高精度高速的DAC轉換器中，還原成模擬的聲音信號，經(jīng)音箱功率放大電路放大輸出。

利用緩沖區的目的是進(jìn)行音效的實(shí)時(shí)處理。系統中各模塊是同時(shí)進(jìn)行處理的，一部分信號正在A(yíng)DC中進(jìn)行轉換，而另一部分信號則在DSP處理器中同時(shí)進(jìn)行算法處理，即整個(gè)系統是以流水線(xiàn)的方式進(jìn)行工作。

2 硬件電路的設計

高保真的音頻系統應該具有較寬的動(dòng)態(tài)范圍，選擇16～24位的ADC和DAC能完全捕獲或恢復高保真的音頻信號。系統的核心芯片（DSP）選用美國TI公司的TMS320VC5402[1]（以下簡(jiǎn)稱(chēng)'C5402）。

2.1 DSP芯片

作為DSP家庭高性?xún)r(jià)比代表的16位定點(diǎn)DSP芯片，'C5402適用于語(yǔ)音通信等實(shí)時(shí)嵌入應用場(chǎng)合。與其它'C54X芯片一樣，'C5402具有高度靈活的可操作性和高速的處理能力。其性能特點(diǎn)如下：操作速率可達100MIPS；具有先進(jìn)的多總線(xiàn)結構，三條16位數據存儲器總線(xiàn)和一條程序存儲器總線(xiàn)；40位算術(shù)邏輯單元（ALU），包括一個(gè)40位桶形移位器和兩個(gè)40位累加器；一個(gè)17×17乘法器和一個(gè)40位專(zhuān)用加法器，允許16位帶/不帶符號的乘法；整合維特比加速器，用于提高維特比編譯碼的速度；單周期正規化及指數譯碼；8個(gè)輔助寄存器及一個(gè)軟件棧，允許使用業(yè)界最先進(jìn)的定點(diǎn)DSP C語(yǔ)言編譯器；數據/程序尋址空間為1M×16bit，內置4K×16bit ROM和16K×16bit RAM；內置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（PLL）時(shí)鐘產(chǎn)生器、兩個(gè)多通道緩沖串口、一個(gè)與外部處理器通信的8位并行HPI口、兩個(gè)16位定時(shí)器以及6通道DMA控制器且低功耗。與'C54X系列的其它芯片相比，'5402具有高性能、低功耗和低價(jià)格等特點(diǎn)。它采用6級流水線(xiàn)，且當RPT（重復指令）時(shí)，一些多周期的指令就變成了單周期的指令；芯片內部RAM和ROM可根據PMST寄存器中的OVLY和DROM位靈活設置。這些都有利于算法的優(yōu)化。

'C5402采用3.3V和1.8V電源供電，其中I/O采用3.3V電源供電，芯片的核采用1.8V電源供電。而實(shí)際常用的只有5V電源，所以必須采用電源轉換芯片。選用TPS7301和TPS7333兩塊電源轉換芯片（它們都是TI公司為配合DSP而設計的電源轉換芯片），分別接上適當的外圍電阻，構成電阻分壓器，即可調整兩塊芯片的輸出電壓分別為3.3V和1.8V。

2.2 A/D電路 基本的時(shí)鐘信號可以來(lái)自CPU時(shí)鐘，也可以來(lái)自晶振時(shí)鐘，這在SRGR2寄存器中的第13位設置?；緯r(shí)鐘輸入后，經(jīng)CLKGDV（SRGR1的第7位到第0位）所設置的值進(jìn)行第一次分頻，得到位時(shí)鐘信號（由BCLKX1腳輸出）。值得注意的是，位時(shí)鐘信號最高為DSP頻率的一半。位時(shí)鐘信號經(jīng)FPER（SRGR2的第11位到第0位）和FWID（SRGR1的第15位到第8位）所設置的值進(jìn)一步分頻得到采樣時(shí)鐘信號（由BFSX1腳輸出），FPER和FWID分別設置采樣時(shí)鐘信號的低電平和高電平的時(shí)間值。'C5402與PCM1744的硬件接線(xiàn)如圖4所示。 另外，樂(lè )音具有較大的動(dòng)態(tài)范圍，但音響設備本身允許的信號動(dòng)態(tài)范圍是有限的。如果對樂(lè )音不作處理直接送到音箱，則會(huì )產(chǎn)生大信號過(guò)載而失真，從而使小信號淹沒(méi)在噪聲中的情形，音質(zhì)因而下降。設計算法對音頻信號進(jìn)行壓縮處理，其目的就是來(lái)改變信號的動(dòng)態(tài)范圍，使大信號的強度變弱，小信號的強度增強，即信號的放大倍數隨著(zhù)輸入信號的電平而改變。壓縮算法要保證系統的頻率響應保持平坦。

PCM1800是雙聲道單片Δ-∑型20位ADC，單+5V電源供電，信噪比為95dB，動(dòng)態(tài)范圍為95dB，其內部嵌有高通濾波器，具有PCM音頻接口和四種數據格式，分為主控和受控兩種模式，采樣頻率可選為32kHz、44.4kHz和48kHz。

PCM1800構成音頻信號采集系統時(shí)，主要涉及到BCK（位時(shí)鐘信號）、LRCK（采樣時(shí)鐘信號）、FSYNC（幀同步信號）、DOUT（數字信號輸出）、SYSCLK（系統時(shí)鐘輸入）這幾個(gè)對時(shí)序有要求引腳。通過(guò)對引腳MODE0和MODE1進(jìn)行編程，可讓PCM1800工作于主控模式（Master Mode）。此時(shí)，BCK、LRCK、FSYNC均作為輸出，其時(shí)序由PCM1800內部的時(shí)鐘產(chǎn)生電路控制。但SYSCLK只能由外部提供（這里用'C5402的TOUT腳輸出信號提供）。PCM1800的系統時(shí)鐘只能是256fs、384fs或者512fs，這里fs是單頻信號采樣頻率。在主控模式時(shí)，FSYNC用來(lái)指明PCM1800的DOUT輸出的有效數據，它的上升沿表明一幀數據的起始，下降沿表明一幀數據的結束。FSYNC的頻率是采樣時(shí)鐘頻率LRCK的2倍 。在此模式下，位時(shí)鐘信號BCK的頻率是采樣時(shí)鐘頻率LRCK的64倍。

通過(guò)對PCM1800的FMT0、FMT1兩引腳編程（FMT0=1,FMT1=0），可以設置PCM1800輸出的數據格式為20位的IIS格式。為了保證在數據處理時(shí)不影響新數據的接收以及在接收數據時(shí)不斷正在進(jìn)行的數據處理過(guò)程，采用了多通道緩沖同步串口（McBSP）。PCM1800與'C5402連接后，'C5402使用緩沖串口0接收數據，各種同步信號由PCM1800產(chǎn)生，'C5402是被動(dòng)接收各種信息。PCM1800與'C5402的硬件接線(xiàn)圖如圖2所示。

2.3 D/A電路

PCM1744是雙聲道立體聲DAC，包含數字濾波器和輸出放大器，動(dòng)態(tài)范圍為95dB，具有多種采樣頻率可選，最高可達96kHz。采用24位的IIS數據輸入格式。PCM1744的操作主要涉及到LRCIN（采樣時(shí)鐘信號輸入）、BCKIN（位時(shí)鐘信號輸入）、SCKI（系統時(shí)鐘輸入）、DIN（數據輸入）這幾個(gè)對時(shí)序有要求的引腳。PCM1744與'C5402連接后，'5402使用緩沖串口1發(fā)送數據，各種時(shí)鐘信號均由'C5402產(chǎn)生，PCM1744被動(dòng)接收各種信息。PCM1744的系統時(shí)鐘信號（SCKI）由'C5402的TOUT引腳提供，TOUT是'C5402的定時(shí)器輸出信號引腳，有較強的驅動(dòng)能力，可以驅動(dòng)多個(gè)芯片。PCM1744的數據接收時(shí)鐘格式必須是IIS格式，'C5402在緩沖串口寄存器中設置各種時(shí)鐘方式時(shí)，必須滿(mǎn)足IIS格式的要求。'C5402作為主動(dòng)工作器件，可以對其緩沖串口輸出信號進(jìn)行調整。輸出的采樣時(shí)鐘信號、位時(shí)鐘信號可以在McBSP寄存器SRGR1和SRGR2中設置，設置遵循圖3的原則。