基于A(yíng)DSP-BF537的無(wú)線(xiàn)視頻傳輸方案

　　0 引 言

　　無(wú)線(xiàn)通信技術(shù)和視頻壓縮技術(shù)的迅速發(fā)展，使得無(wú)線(xiàn)視頻傳輸成為人們研究的熱點(diǎn)。無(wú)線(xiàn)視頻傳輸具有數據量大，實(shí)時(shí)性要求高，無(wú)線(xiàn)信道資源有限的特點(diǎn)。新一代的視頻壓縮標準H．264結合專(zhuān)用視頻DSF芯片可以滿(mǎn)足信源編碼的要求。而處理數據量大，速度快，運算結構相對簡(jiǎn)單的FPGA適用于信道編碼。基于以上考慮，設計了一個(gè)無(wú)線(xiàn)視頻傳輸系統，并以發(fā)射端ADSP-BF537作為控制器，配置FPGA和進(jìn)行數據通信。

　　1 總體結構實(shí)現方案

　　系統硬件的實(shí)現方案如下：

　　發(fā)送端由攝像機、專(zhuān)用視頻編碼芯片、控制模塊、基帶模塊、射頻模塊(RF)等部分組成。接收端由射頻接收模塊、控制模塊、基站模塊、專(zhuān)用視頻解碼芯片等部分組成。系統結構如圖1所示。

　　視頻編碼部分使用基于DM642的H．264視頻編碼器。該芯片通過(guò)網(wǎng)口傳輸數據，輸出的視頻流是H．264格式，輸出圖像的分辨率范圍為176×144～702×576，而且可以根據具體需要修改碼流和幀率。

　　控制模塊使用ADI公司的ADSP-BF537作為主要芯片。其主要作用是完成FPGA的配置、接口控制、通信鏈路的建立(視頻流數據的傳輸)。

　　基帶模塊以Xilinx公司Spartan3 400萬(wàn)門(mén)級芯片的FPGA作為主要芯片。FPGA完成整個(gè)基帶信號處理，包括信道編碼、OFDM調制、濾波等。

　　射頻模塊由發(fā)射單元、接收單元、頻率合成單元、外置15 W功放等四部分組成，采用差分I，Q信號調制、解調，雙向傳輸。發(fā)射單元將I，Q差分輸入經(jīng)調制芯片調制成340 MHz的射頻信號，經(jīng)功率控制、功放、隔離器送往環(huán)行器、天線(xiàn)；通過(guò)收發(fā)電平控制進(jìn)行發(fā)送和接收的切換；接收單元對接收信號進(jìn)行濾波、低噪聲放大器后送I，Q解調芯片解調出差分的I，Q信號，并進(jìn)行RSSI檢測和AGC控制。工作模式采用半雙工模式；頻率合成單元為發(fā)射單元提供340 MHz本振信號，為接收單元提供680 MHz本振信號。

　　2 控制模塊中DSP與FPGA數據通信

　　由于FPGA基于SRAM工藝，上電后數據會(huì )丟失。一般FPGA除了采用邊界掃描方式JTAG下載外，更多采用與FPGA相對應PROM芯片靜態(tài)配置，這種配置方式由于PROM容量小，價(jià)格昂貴，易于燒壞等缺點(diǎn)，在產(chǎn)品化之前一般不予采用，更可取的方法是采用控制器動(dòng)態(tài)配置FPGA，比如單片機、DSP。同時(shí)，視頻服務(wù)器通過(guò)網(wǎng)口發(fā)送視頻數據，需要一個(gè)控制部分前向網(wǎng)口接收視頻服務(wù)器的數據，后向配置FPGA，發(fā)送視頻數據?；谝陨峡紤]，整個(gè)系統中控制部分均由ADI公司的Blackfin系列DSP BF537完成，DSPBF537通過(guò)接口與視頻服務(wù)器和FPGA通信。