基于A(yíng)DSP-BF537的無(wú)線(xiàn)視頻傳輸方案

　　2．1 硬件平臺

　　ADSP是ADI(Analog Device Inc．)公司推出的一系列高性能低功耗DSP芯片，而基于Blackfin處理器的ADSP-BF537具有接口豐富，性能優(yōu)良，價(jià)格低廉等特點(diǎn)，并具有強大的多媒體數據處理能力。Blackfin處理器集成了一個(gè)由ADI公司和Intel公司聯(lián)合開(kāi)發(fā)的基于MSA(Micro Signal Architecture)的16／32位嵌入式處理器，支持32位RISC指令集，采用10級流水線(xiàn)，集成了兩個(gè)16位乘法加速器，內核主頻最高可以達到600 MHz。ADSF-BF537總線(xiàn)有一個(gè)以DMA控制器為中心的高速自主數據通道。DMA總線(xiàn)可以在存儲器之間、存儲器和外部接口之間快速地傳遞數據，并且可以和內核并行操作。ADSP的集成開(kāi)發(fā)環(huán)境Visual DSP++中嵌入了實(shí)時(shí)操作系統內核VDK，適合多任務(wù)多線(xiàn)程的嵌入式操作。ADI還提供了一個(gè)用于Blackfin系列嵌入式處理器的輕量級TCP／IP(LwIP)協(xié)議棧端口，可以快速將一個(gè)獨立的嵌入式應用聯(lián)網(wǎng)。

　　2．2 硬件系統架構

　　DSP與視頻服務(wù)器采用輕量級TCP／IP(LwIP)交互數據，這里不過(guò)多介紹。主要介紹DSP與FPGA連接。由于FPGA基于SRAM工藝，掉電后數據會(huì )丟失。采用的方法是將作用于FPGA的通信基帶算法文件存儲在DSP的FLASH中。一般調試時(shí)，DSP及FPGA都需要從PC機通過(guò)JTAG口進(jìn)行程序的下載。但當系統程序已經(jīng)調試完畢，當需要到戶(hù)外進(jìn)行測試或作為產(chǎn)品使用時(shí)，針對系統調試的方便性，采用DSP自啟動(dòng)及配置FPGA部分。

　　ADI公司的ADSP-BF537上電后啟動(dòng)方式一共有7種。本設計中采用的DSP上電從16位FLASH啟動(dòng)，啟動(dòng)程序采用Analog公司提供的燒寫(xiě)啟動(dòng)FLASH的程序。第一次上電時(shí)，利用JTAG，結合ADSP自帶工具“FLASH Programmer”將寫(xiě)好的DSP程序燒入FLASH中。并且將FPGA的配置文件(．bit格式)讀到緩存，通過(guò)DSP燒寫(xiě)到FLASH的Bankl和Bank2中，把Bank0用來(lái)做DSP自啟動(dòng)。斷電復位后，啟動(dòng)過(guò)程如下：

　　(1)BF537從FLASH引導啟動(dòng)，完成DSP板級初始化。

　　(2)FPGA的配置文件動(dòng)態(tài)加載到FPGA中。

　　(3)用DSP的GPIO端口對FPGA的時(shí)鐘和數據配置專(zhuān)用引腳進(jìn)行模擬時(shí)序，即完成對FPGA的動(dòng)態(tài)配置。

　　在啟動(dòng)過(guò)程完成后，DSP與視頻服務(wù)器進(jìn)行Sock-et連接，接收壓縮的視頻碼流，并送到FPGA進(jìn)行基帶部分的處理。DSP與FPGA的接口部分如圖2所示。

　　圖2中DSP通過(guò)自身的外部總線(xiàn)與FPGA相連，FPGA內部實(shí)現了兩個(gè)2 KB的異步存儲器SRAM0，SRAM1，對存儲器的訪(fǎng)問(wèn)滿(mǎn)足DSP外部總線(xiàn)的時(shí)序要求。圖2中接口連線(xiàn)含義如表1所示。