利用CPLD解決便攜式產(chǎn)品設計的挑戰
加入技術(shù)交流群
系統集成
通過(guò)減少電路板上的元件，可使系統總成本降低。當使用多個(gè)電路板元件時(shí)，制造成本，包括裝配，包裝和運輸都會(huì )增加總的電路板成本。此外，電路板上的元件越多，故障率越高，這是由于焊球之間的殘留物和其它隨機故障所致。
減少元件也可以降低功耗。如今，低功耗CPLD用來(lái)整合外部時(shí)鐘源和標準分立邏輯器件，如7400系列邏輯器件。單個(gè)可編程邏輯器件可用于集成多個(gè)分立的74xxx器件，還能實(shí)現其它功能，如I/O擴展，電平轉換和時(shí)序控制。
針對系統集成，除了器件上邏輯密度為32~256的宏單元之外，ispMACH 4000ZE CPLD還具有片上用戶(hù)振蕩器和針對上電時(shí)序的定時(shí)器、鍵盤(pán)掃描和顯示控制器功能。振蕩器輸出的典型頻率為5MHz，而且還可進(jìn)一步分頻為128(7位)、1024(10位)或1048576(20位)，以工作在更低的頻率下。使用CPLD內的集成振蕩器的好處是能降低電路板成本、簡(jiǎn)化庫存管理和使產(chǎn)品過(guò)期風(fēng)險最小化，這些因素通常與使用分立元件有關(guān)。下表對可用于便攜式系統的最新一代CPLD系列進(jìn)行了比較。本文引用地址：http://dyxdggzs.com/article/166303.htm
針對便攜式系統的CPLD系列的比較。
本文小結
CPLD正在被越來(lái)越廣泛地應用于便攜式產(chǎn)品，具有零待機功耗選擇、節省面積的超小型封裝和增強的系統集成功能等優(yōu)點(diǎn)。與過(guò)去使用的ASIC和ASSP相比，CPLD為設計人員提供了一個(gè)有著(zhù)顯著(zhù)優(yōu)勢的低成本系統解決方案。此外，CPLD使得設計人員能在更短的時(shí)間內根據消費者的需求增加新的特性和功能，使產(chǎn)品更快上市，而且風(fēng)險更小。
p2p機相關(guān)文章:p2p原理
評論