誰(shuí)是音頻時(shí)鐘的“老板”，誰(shuí)是主，誰(shuí)又是從呢？

傳統 I2S—為何要包括系統時(shí)鐘？
過(guò)去，我們在討論音頻話(huà)題時(shí)，偶爾會(huì )提及 I2S。我在以前的一些文章中提到過(guò) I2S，其他人在做音頻研究時(shí)也都會(huì )提到它。簡(jiǎn)而言之，它是一種將立體聲數據從一端傳輸至另一端的同步方法。

大多數人認為 I2S 有三種信號：
1.數據：輸入或者輸出數據
2.位時(shí)鐘 (Bitclock，BCK)：確立數據流中兩個(gè)相鄰位之間邊界的信號
3.左/右時(shí)鐘 (LRCK)/字時(shí)鐘 (Wordclock)：一個(gè)在采樣速率下運行、占空比為 50% 的慢時(shí)鐘，它確立數據流中兩條相鄰通道（左和右）之間的邊界。

I2S 的幕后英雄是主時(shí)鐘 (MCK)，也稱(chēng)作系統時(shí)鐘 (SCK)，它常常被數字信號處理器 (DSP) 程序員和其他處理器愛(ài)好者們忽略。主時(shí)鐘 (MCK/SCK)，通常為一個(gè)64、128、256 和 512 倍采樣速率 (FS) 的時(shí)鐘。它可以由一個(gè)輸入引腳直接提供，也可以通過(guò)一個(gè)鎖相環(huán)路 (PLL) 在某些器件內部產(chǎn)生。

一般而言，DSP 不需要音頻主時(shí)鐘，因為它們能夠以一種完全不同的速率對數據進(jìn)行處理，然后在 BCK 和 LRCK 的驅動(dòng)下，讓數據以某種速率進(jìn)入輸出緩沖器（或者通過(guò)輸入緩沖器接收數據）。

如果您能暫時(shí)將注意力從您的處理器上移開(kāi)，您會(huì )發(fā)現音頻主時(shí)鐘重要得多。大多數 MCK/SCK 輸入的音頻轉換器，都要求時(shí)鐘同步，而有一些則允許異相位。這就意味著(zhù)，它們需要由相同的高速時(shí)鐘來(lái)提供，然后被除小。我接觸過(guò)的一些客戶(hù)會(huì )突發(fā)靈感地告訴我：“我的 ADC 需要一個(gè) MCK，但它離我的 DAC 太遠。因此，我要在每個(gè)轉換器旁邊放置一個(gè)晶體……”有這種想法可以理解，但請您“千萬(wàn)別這么做！”

您在購買(mǎi)晶體時(shí)，無(wú)法保證它剛好為 48.000 kHz。您的模數轉換器 (ADC) 晶體的運行精確度可能會(huì )為 +5%，而數模轉換器 (DAC) 的運行精確度可能為 –5%。這樣的精確度，會(huì )給您的設計帶來(lái)災難性的后果！這是為什么呢，下面將為您娓娓道來(lái)。

用于 I2S

用于音頻 ADC 的主時(shí)鐘

如圖 1 所示，高速主時(shí)鐘（例如：24.576 MHz 時(shí)鐘）用于驅動(dòng) ADC 的過(guò)采樣調制器。之后，來(lái)自過(guò)采樣調制器的數據被消減分解成 LRCK 給定的采樣速率。

當 ADC 運行在主模式（生成 BCK 和 LRCK，作為輸出）下時(shí)，ADC 只是對 MCK/SCK 進(jìn)行劃分，產(chǎn)生 LRCK 和 BCK 信號。這就對啦！LRCK/BCK 和主時(shí)鐘被同步—相位也可能同步（除非它是一個(gè)特殊分割器）。

圖 1 通用 ADC 結構圖