<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設計應用 > 基于FPGA和USB 2.0的高速CCD聲光信號采集系統

基于FPGA和USB 2.0的高速CCD聲光信號采集系統

作者: 時(shí)間:2009-09-22 來(lái)源:網(wǎng)絡(luò ) 收藏
0 引 言
在現代通信和雷達領(lǐng)域中,寬帶、高增益、實(shí)時(shí)并行處理是現代接收機的重要標志。因而,這種具有并行處理能力和特有的大帶寬性能的處理具有巨大的潛在優(yōu)勢。以器件為基礎的接收機除了具有寬帶、高增益、實(shí)時(shí)并行處理等特點(diǎn)外,還具有容量大,體積小,功耗低等優(yōu)點(diǎn)。因而,采用處理技術(shù)解決帶寬、高增益和實(shí)時(shí)并行處理問(wèn)題具有重要意義,聲光的設計是整個(gè)聲光關(guān)鍵之一。這里設計了一個(gè) 2.0的聲光系統,為聲光信號提供了硬件平臺。

1 系統概述
聲光信號采集系統框圖如圖1所示。系統主要由聲光信號采集模塊、A/D轉換模塊、驅動(dòng)和控制模塊及接口傳輸模塊四部分組成。

本文引用地址:http://dyxdggzs.com/article/163562.htm

系統上電后,設備按照上位機的命令完成對。數據采集參數的初始化設置及采集控制。RL2048P在驅動(dòng)時(shí)序的嚴格控制下工作,采集的模擬信號經(jīng)專(zhuān)用信號處理芯片AD9822的相關(guān)雙采樣及模/數轉換后,緩存在EP2C35內部配置的FIFO中,然后判斷當FIFO中的數據達到2 048 B時(shí),向USB控制器CY7C68013A中異步寫(xiě)數據,由于USB設置自動(dòng)IN模式,可以直接把FIFO中數據傳輸到PC上位機硬盤(pán)文件中,因而可完成CCD聲光信號的采集、傳輸及存儲。

2 系統各模塊設計
系統各模塊設計為:
FPGA驅動(dòng)及控制模塊 系統采用Altera公司的CycloneⅡ系列。EP2C35F672C6芯片,具有高性?xún)r(jià)比及豐富的邏輯資源,可滿(mǎn)足系統的要求。有4個(gè)PLL,33 216個(gè)LE,48 KB存儲器資源,可以配置成各種模式的ROM,RAM及。FIFO,35個(gè)18×18的專(zhuān)用乘法器。FPGA的主要功能是產(chǎn)生RL2048P驅動(dòng)時(shí)序,控制AD9822采樣及對其寄存器實(shí)現串行編程,內部配置FIFO緩存數據以及與USB接口通信,并傳輸數據到上位機中。
CCD聲光信號采集模塊 選用PerkinElmer公司的RL2048P線(xiàn)陣CCD。該芯片主要用于信號采集,2 048個(gè)有效像元,具有高靈敏度、大動(dòng)態(tài)范圍、寬光譜范圍等特點(diǎn),最高工作頻率為40 MHz,該系統設計為10 MHz。EP2C35的時(shí)序驅動(dòng)輸出是3.3 V的LVTTL電平,不能直接驅動(dòng)RL2048P(多電平要求)。因此,使用DG642和74FCT16244TV芯片完成電平轉換,增強驅動(dòng)能力。圖2為RL2048P驅動(dòng)時(shí)序圖;圖3為使用Verilog HDL編寫(xiě)驅動(dòng)時(shí)序的QuartusⅡ仿真。由比較可見(jiàn),設計完全能滿(mǎn)足時(shí)序的嚴格要求。

A/D轉換模塊 AD9822是ADI公司的專(zhuān)用CCD信號處理芯片,內部集成CDS,PGA,14位ADC、暗電平自動(dòng)校準、偏置電壓控制以及串行接口等功能,采樣速度高達15 MHz。ADCCLK的下降沿輸出數據的高8位,ADCCLK的上升沿輸出數據的低6位。AD9822采樣控制時(shí)序及寄存器編程都是由EP2C35實(shí)現,與RL2048P輸出信號同步,保證采集數據的正確性。采用相關(guān)雙采樣模式可以抑制CCD的復位噪聲,本系統設置其寄存器分別為0x0058,0x10C0,0x2000,0x50FF。
USB接口傳輸模塊 USB 2.0協(xié)議的傳輸速度高達480 Mb/s,且具有接口簡(jiǎn)單及誤碼率低等優(yōu)點(diǎn),能夠滿(mǎn)足該系統高速傳輸的需要。選用Cypress公司的新一代低功耗CY7C68013A芯片,與之相應的開(kāi)發(fā)包和開(kāi)發(fā)文檔較齊全,縮短了開(kāi)發(fā)周期,降低了開(kāi)發(fā)難度。為了保證數據傳輸的速度,CY7C68013A工作于SlaveFIFO模式,不需要EZ-USB FX2LP的CPU干預,即可完成與FPGA的數據傳輸。EP2C35與CY7C68013A的通信采用了Slave FIFO模式下的異步方式,向大端點(diǎn)EP6寫(xiě)數據,配置其為512 B四重緩沖區,批量AUTO IN傳輸模式,每次自動(dòng)提交512 B數據。圖4為EP2C35與CY7C68013A的接口連接。


上一頁(yè) 1 2 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>