高速ADC的理解

　　功耗是產(chǎn)品說(shuō)明書(shū)的另一個(gè)常見(jiàn)的差異點(diǎn)。TI 習慣上在產(chǎn)品說(shuō)明書(shū)的首頁(yè)列出典型工作狀態(tài)下轉換器的總功耗。這些狀態(tài)包括在最高采樣速率下的輸入差與低頻或直流的比較，以及在數字側每一引腳上施加 10-pF 的負載。當然，TI 也開(kāi)始分離內核功耗(模擬，AVDD)與數字供電損耗(輸出 DVDD)。這主要是因為其他廠(chǎng)商幾乎都只標注了模擬功耗而不包括接口功耗。一些廠(chǎng)商在產(chǎn)品說(shuō)明書(shū)里列出了接口功耗，但是用戶(hù)必須注意一些測量條件，例如輸入頻率，每個(gè)引腳的輸出負載以及輸出電壓，這些都會(huì )顯著(zhù)的影響測量值。

　　此外，還必須特別注意 ADC 可能有的特有模式。并不只是 TI 的產(chǎn)品說(shuō)明書(shū)存在這種情況，一些廠(chǎng)商的轉換器在模式 A 下進(jìn)行功耗測量并在產(chǎn)品說(shuō)明書(shū)中列出，但是其他動(dòng)態(tài)規范卻在模式 B 下給出。再例如，對于那些可承受較寬數字電源電壓的轉換器而言，產(chǎn)品說(shuō)明書(shū)在最高 DVDD 電壓下給出時(shí)序規范，但卻在最低 DVDD 電壓下給出功耗值。

　　最后，還必須注意轉換器對功率的貢獻。一些轉換器可能以丟失內部信息為代價(jià)來(lái)節省功率損耗，例如接受差動(dòng)時(shí)鐘(為了實(shí)現更低的噪聲/抖動(dòng))所需要的參考電壓或時(shí)鐘放大器、諸如 PECL 或 LVDS 的小擺幅時(shí)鐘電平，或者截平濾波時(shí)鐘(正弦曲線(xiàn))。這個(gè)問(wèn)題將在下文進(jìn)一步闡述。

　　時(shí)鐘信號

　　為了獲得最佳的 ADC 性能4，時(shí)鐘信號是最令人擔心的問(wèn)題。雖然所有的 ADC 都有一個(gè)時(shí)鐘輸入端，但其中一些要比另一些更容易使用。最關(guān)鍵的問(wèn)題是時(shí)鐘抖動(dòng)、占空比以及必須的時(shí)鐘電平，當用高輸入頻率進(jìn)行采樣時(shí)，能夠大體上獲得較好的性能參數。

　　為了實(shí)現低抖動(dòng)，用戶(hù)通常使用帶通濾波器過(guò)濾時(shí)鐘信號來(lái)達到該目的。這還將產(chǎn)生 50% 的占空比，接近于許多 ADC 的最佳條件。不過(guò)，由于該濾波器的插入損耗時(shí)鐘信號振幅將受到影響，且時(shí)鐘信號將變成正弦曲線(xiàn)而不是方波。為了接收高質(zhì)量的時(shí)鐘信號，TI 和其他一些廠(chǎng)商在 ADC 的輸入端添加了時(shí)鐘放大器。它的作用是將正弦曲線(xiàn)修正成方波并為內部電路的時(shí)鐘循環(huán)提供所需的增益。此外，時(shí)鐘放大器還提供了差動(dòng)接口，能夠減小時(shí)鐘信號線(xiàn)路中噪聲耦合的影響，從而減小抖動(dòng)。當然，這是以增加 ADC 的功耗為代價(jià)的。

　　然而，一些 ADC 可能還需要 CMOS 電平的方波時(shí)鐘信號。這類(lèi) ADC 的輸入必須是單端口的，而且能夠抑制外部噪聲源與時(shí)鐘路徑耦合。大部分此類(lèi) ADC 是為了對低輸入頻率(50 MHz 以下)進(jìn)行采樣并且能夠獲得很好的性能。醫學(xué)超聲波就是此類(lèi) ADC 的一種典型應用。不過(guò)，用戶(hù)在更高的輸入頻率(例如通訊應用中)下為了獲得高信噪比(大于 60s)，就需要提供外部元件來(lái)使時(shí)鐘信號變成方波，并有效地增大功率與電路板面積。即使有了這些外部元件，用戶(hù)仍然必須考慮單端接口，而且最終的設計很可能不能獲得 ADC 采用內部時(shí)鐘放大器時(shí)所能達到的最優(yōu)性能。

　　為了提供一致的產(chǎn)品說(shuō)明書(shū)，TI 在相同時(shí)鐘條件下的產(chǎn)品說(shuō)明書(shū)中使用了相同的圖表與性能參數。對于具有差動(dòng)輸入時(shí)鐘信號的器件而言，通常采用正弦曲線(xiàn)，雖然它并不是 ADC 的最佳條件(由于時(shí)鐘邊緣壓擺率的限制)。為了涵蓋轉換器所有可能的應用情況，TI 開(kāi)始在產(chǎn)品說(shuō)明書(shū)中引入了 3D 等高線(xiàn)圖表(請參見(jiàn)圖 1)，這就允許用戶(hù)可以得到在給定輸入與采樣頻率下的典型性能。我們知道，輸入時(shí)鐘信號的所有條件在試驗時(shí)都是保持不變的，除非改變采樣頻率。這意味著(zhù)如果使用正弦波時(shí)鐘信號，減小采樣頻率將會(huì )使時(shí)鐘邊緣變慢，從而加劇實(shí)際的抖動(dòng)。這是每個(gè) ADC 普遍存在的現象，4但是 TI 設計的 ADC 能夠盡可能地將抖動(dòng)最小化。雖然這是最壞的情況，而且減小抖動(dòng)的技術(shù)有很多種，但是在實(shí)驗中改變時(shí)鐘條件是不公平的;同樣的，如果保持時(shí)鐘條件不變，那么信噪比 SNR 將隨著(zhù)抖動(dòng)的增加而降低。用戶(hù)必須要知道，如果沒(méi)有時(shí)鐘放大器，性能的降低可能更多。此外，用戶(hù)還必須要清楚如果能夠提供一個(gè)抖動(dòng)很小的方波時(shí)鐘信號，那么 ADC 的性能就會(huì )有很大的提高。

　　圖 1 SNR 與輸入和采樣頻率5的曲線(xiàn)關(guān)系

　　輸出時(shí)序

　　為了捕捉傳輸到 FPGA、ASIC、DDC 或其他跟隨 ADC 的邏輯器件的輸出數據，用戶(hù)必須要知道輸出數據的窗口是穩定的。不過(guò)，重點(diǎn)是大多數廠(chǎng)商均致力于提供一致且完善的產(chǎn)品說(shuō)明書(shū)限制。這是因為用于生產(chǎn)的最終測試結果受一些因素的影響，例如自動(dòng)測試設備的精度、不能直接訪(fǎng)問(wèn)輸出端(數據正在緩沖中)、很難像產(chǎn)品說(shuō)明書(shū)一樣設置相同的條件(例如數字負載)等等。為了克服這些局限性，TI 通過(guò)設計與特征化(即用統計方法來(lái)設置這些參數)，當生產(chǎn)中不對設備進(jìn)行測試時(shí)，這能促使我們設置更寬的防護頻帶。而如果將相同的限制條件用于其他廠(chǎng)商的話(huà)，經(jīng)常會(huì )導致不完善或不精確的產(chǎn)品說(shuō)明書(shū)。

　　設計人員應對沒(méi)有任何質(zhì)保書(shū)的器件、有質(zhì)保書(shū)但是條件不切實(shí)際的器件(例如 0-pF 負載)、沒(méi)有明確用于捕獲數據所需的參數的器件(例如，給出了建立時(shí)間但沒(méi)有給出保持時(shí)間)、沒(méi)有說(shuō)明規范所使用的 VOH 和 VOL電平的器件(例如，給出從 50% 到 50% 的信息，但是要推導出 VIH/VIL 邏輯電平卻很麻煩)、或者沒(méi)有說(shuō)明對整個(gè)工作溫度范圍內詳細參數的器件進(jìn)行明確的詢(xún)問(wèn)。

　　此外，為了改進(jìn)數據捕獲窗口，TI 與其他廠(chǎng)商均提供了一款輸出時(shí)鐘，與輸入時(shí)鐘相比該時(shí)鐘能夠更好地跟蹤輸出數據。使用輸出時(shí)鐘可以減小應用中的時(shí)序局限。

　　最后，請注意，建立與保持時(shí)間的定義和門(mén)電路建立與保持時(shí)間的對應部分相同。在門(mén)電路中，建立時(shí)間表示數據在門(mén)電路輸入端準備好的時(shí)間比時(shí)鐘邊緣閉鎖它的時(shí)間提前了多少。時(shí)間提前得越多，使用該閉鎖門(mén)電路就越困難。在 ADC 中，建立時(shí)間表示數據穩定時(shí)間比輸入或輸出 ADC時(shí)鐘邊緣提前了多少。建立時(shí)間越長(cháng)，捕獲數據就越容易。這些規則在保持時(shí)間上也同樣適用。

　　過(guò)程增益

　　與 SNR 的兩個(gè)參數相比較，用戶(hù)必須考慮到 ADC 的采樣速率。信噪比可通過(guò)對收斂于奈奎斯特曲線(xiàn)的總體噪聲底限進(jìn)行積分得到。當然，用戶(hù)的信號只會(huì )占據一些帶寬;只有在這個(gè)帶寬上的噪聲才會(huì )影響到信號，而其他噪聲可由數字濾波器濾除。對于相同的 SNR 而言，采樣速率高的 ADC 噪聲底限比較低。例如，一個(gè) 200kHz 帶寬，信噪比為 90-dBFS 的 ?∑ 型 ADC 的性能在理論上比產(chǎn)品說(shuō)明書(shū)中規定的信噪比為 75-dBFS、100 MSPS 的 14 位 ADC——ADS5424 要好。當然，如果在使用 ADS5424 對 200-kHz 帶寬進(jìn)行采樣之后(明顯超過(guò) 100 MSPS 的采樣率)，我們采用數字濾波來(lái)濾除帶寬外的噪聲(從 200 kHz 直到 50 MHz)，ADS5424 的等效信噪比在這一帶寬上為：

　　SNR200 kHz = 75 + 10×log10(50×106/200×103) = 99 dBFS >> 90 dBFS。

　　ADS5424 的信噪比將明顯優(yōu)于 ?∑ 型 ADC(為了示例，假設噪聲在奈奎斯特曲線(xiàn)上均勻分布，也就是說(shuō)沒(méi)有明顯的閃爍噪聲影響)。前述方程式的第二項稱(chēng)為過(guò)程增益。隨著(zhù)過(guò)采樣比的增加，用戶(hù)在相同信噪比每增加采樣率一倍，噪聲底限就會(huì )降低 3 dB。換言之，相關(guān)頻帶上的等效精度將增加 0.5 比特。

　　數據適用的條件與最小值

　　如果沒(méi)有明確的條件，那么規范將是沒(méi)有意義的。在廣告業(yè)、市場(chǎng)營(yíng)銷(xiāo)材料以及選擇參數表中這一點(diǎn)尤其重要，條件能夠簡(jiǎn)化產(chǎn)品說(shuō)明書(shū)顯示的信息，但在某些情況下，并沒(méi)有提到測量條件。

　　同時(shí)，典型值通常代表了分布的平均值。不過(guò)，用戶(hù)應注意看一下最小值，特別是當器件在某一特定范圍內工作(例如多變的溫度環(huán)境)時(shí)。在典型與最小參數之間的大范圍變化會(huì )出現一些問(wèn)題。變化是否由最終測試結果的局限性引起?如果是，則該器件可能適用，但是這樣做的風(fēng)險是只能保證最小值。最差的情況是器件本身所導致的局限性，工藝的變化(不同器件之間)可以導致設計的不耐用性。為了使器件具有較好的穩健性并屏蔽此類(lèi)問(wèn)題的一個(gè)不錯的做法是查看產(chǎn)品說(shuō)明書(shū)中的典型性能變化與電源電壓或溫度的關(guān)系曲線(xiàn)圖，如圖 2 中的示例所示。

　　圖 2 ADS5424 SFDR 與模擬電源和溫度范圍的關(guān)系曲線(xiàn)6

　　與功率參數一樣，在相同的產(chǎn)品說(shuō)明書(shū)中查找不同的參數(例如 SNR 和 SFDR)時(shí)，必須確保它們是在相同條件下給出的參數。例如，某些器件的 SFDR 模式以犧牲 SNR 為代價(jià)來(lái)改善 SFDR;或者它們有不同的輸入范圍，這會(huì )影響到 SFDR(在較小輸入范圍內較好)和 SNR(在較大輸入范圍內較好)。

　　最后，需注意的是，大多數規范在是在接近滿(mǎn)量程范圍內給出的。然而，SFDR(在 dBFS 規范中)在輸入振幅減小時(shí)可能變好也可能變得更糟糕。廠(chǎng)商在最終測試中不能屏蔽很多條件，因為那樣會(huì )增加測試時(shí)間和測試成本;但他們通常會(huì )給出說(shuō)明各種條件影響的典型圖表。

　　輸入帶寬

　　通常，輸入帶寬代表了 ADC 響應平坦度與輸入頻率的關(guān)系。其并沒(méi)有表明該器件在這些輸入頻率下能夠保持應有的性能。用戶(hù)必須從圖表中核實(shí)相關(guān)性能;如果圖表中沒(méi)有，用戶(hù)必須從廠(chǎng)商那里尋求支持或者對器件本身進(jìn)行評估。

　　結論

　　本文詳細說(shuō)明了廠(chǎng)商用于編寫(xiě)高速 ADC 產(chǎn)品說(shuō)明書(shū)的規范之間的主要差異，提早考慮這些差異有助于設計人員避免在設計過(guò)程中出現突發(fā)問(wèn)題。