基于FX1N_40MT的搶答器電路設計
加入技術(shù)交流群
3 電路設計
3．1 輸入電路設計
J1～J8為8個(gè)搶答按鈕，分別連接在可編程控制器FX1N_40MT的輸入點(diǎn)X10～X17與地之間，SB1、SB2、SB3、SB4、SB5為啟動(dòng)、清零、答題開(kāi)始、停止、置數按鈕，分別連接在可編程控制器FX1N_40MT的輸入點(diǎn)的X1、X2、X3、X4、X5與地之間，共用去13個(gè)輸入點(diǎn)。
3．2 搶答結果顯示電路設計
圖2為搶答結果顯示電路，顯示0～8九個(gè)數字。無(wú)人搶答時(shí)顯示數字0，搶答結束后顯示搶答成功的參賽選手編號。圖3中的101～104分連接在可編程控制器FX1N_40MT的輸出點(diǎn)Y10～Y13，當不同搶答鍵被按下，Y10～Y13的輸出結果如表2所示。由于可編程控制器FX1N_40MT輸出電路的特點(diǎn)，Y10～Y13按位取反后才能得到0～8九個(gè)數字的BCD碼，因此Y10～Y13的輸出經(jīng)上拉電阻和反相器4069后完成了按位取反，得到搶答選手編號對應的BCD碼，經(jīng)CD4511譯碼后，數碼管顯示選手編號。本文引用地址：http://dyxdggzs.com/article/161419.htm
3．3 答題飼計時(shí)電路
答題倒計時(shí)電路用來(lái)限定選手的答題時(shí)間，電路如圖3所示。答題倒計時(shí)電路利用兩片4510組成兩位減法計數器，計數結果經(jīng)兩片CD45 11譯碼，由兩位數碼管顯示，倒計時(shí)范圍為99～0。圖中初值設定為30，由于計數器時(shí)鐘信號為可編程控制器FX1N_40MT的輸出點(diǎn)Y1送來(lái)的秒脈沖，因此答題時(shí)間為30s。為使答題時(shí)間設置可編程，可將4510的數據輸入端P0～P4用撥碼器控制(可編程元件計數器C0的初值也要隨著(zhù)修改，才能完成答題時(shí)間設置的可編程)。減法計數器4510所需的置數脈沖由PLE的輸出點(diǎn)Y2提供。
評論