模塊化機器人嵌入式多核主控制器設計

在求解加速度的基礎上可以得出末端運行線(xiàn)速度，末端線(xiàn)速度分為加速段、勻速段和減速段，其具體表達式為：

在得到了線(xiàn)速度和角速度之后就可以通過(guò)雅克比矩陣得出各個(gè)關(guān)節的關(guān)節角速度，再乘以固定的時(shí)間即可得出在每一步的關(guān)節轉角。

2 Nios II軟核體系結構

Nios II是Altera公司的第二代用戶(hù)可配置的通用32位RISC軟核處理器，是Altera公司特有的基于通用FPGA架構的CPU軟核。它具備完整的32位指令集、32位數據通道和地址空間；帶有32個(gè)通用寄存器；支持32個(gè)外部中斷源；單指令的32位與32位乘法和除法結果是32位；對于結果為64位或128位的乘法，提供專(zhuān)用指令；大多數指令可以在一個(gè)時(shí)鐘周期內完成；帶有單指令桶形移位寄存器；可以訪(fǎng)問(wèn)各種片上外設，提供與片外存儲器和外設的接口；處理器性能超過(guò)200 DMIPS。

Nios II是一個(gè)可配置的軟核處理器，用戶(hù)可以根據性能和成本的要求來(lái)增加或刪減處理器的功能。Nios II處理器不像ARM那樣是由固定的芯片來(lái)實(shí)現，而是采用IP核的方式實(shí)現的，可以配置在滿(mǎn)足任何要求的AlteraFPGA器件中，因此，Nios II處理器給實(shí)際應用帶來(lái)了很大的靈活性。只要芯片上有足夠的空間，就可以不斷進(jìn)行升級而不用修改電路結構。另外，Nios II處理器作為一個(gè)標準的RISC處理器，具有執行標準的C源代碼和程序的可移植性強等特點(diǎn)。

3 協(xié)處理器結構

由于模塊化機器人的控制需要進(jìn)行大量復雜的三角函數運算以及矩陣運算，單一Nios II軟核處理器在完成這些運算的同時(shí)并不能保證控制的快速性、實(shí)時(shí)性要求。因此本文設計一個(gè)專(zhuān)用的IP軟核作為協(xié)處理器，用來(lái)進(jìn)行各種機器人運動(dòng)學(xué)的解算。