一種新型的鎖相技術(shù)―柔性鎖相環(huán)路及其控制方案研究
加入技術(shù)交流群
假設三相輸入電源電壓畸變即電壓中含有零序、負序和諧波分量。對于零序，做C32變換后其值為0，對結果沒(méi)有影響，所以不予考慮。此時(shí)的三相電壓為 本文引用地址：http://dyxdggzs.com/article/159956.htm
ua=
[U1nsin(nω t＋φ1n)＋U2nsin(nωt＋φ2n)]
ub=
[U1nsin(nωt＋φ1n－120°)＋U2nsin(nω t＋φ2n＋120°)]
uc=
[U1nsin(nωt＋φ1n＋120°)＋U2nsin(nω t＋φ2n－120°)](4)
式中：下標為1的表示正序，下標為2的表示負序；
n表示諧波次數(當n等于1時(shí)表示基波)；
U表示電壓有效值；
φ表示初相角；
ω為電網(wǎng)電壓角頻率。
從而可以得到
uq=
U1nsin[(n－1)ωt＋φ1n]－
U2nsin[(n＋1)ωt＋φ2n]（5）
由式（5）可以看出，僅有基波正序轉換為直流分量，其他分量經(jīng)過(guò)轉換都是頻率較高的分量。經(jīng)過(guò)濾波，將這些高頻分量濾除，則SPLL的輸出就不受負序、零序和諧波的影響。這就保證了在畸變輸入電壓的情況下，SPLL能夠正確地鎖定輸入電壓的基波正序。關(guān)于濾波，因系統中存在兩個(gè)積分環(huán)節，對高頻分量有較強的抑制作用，所以，一般不需要額外的濾波環(huán)節。但是當在三相輸入電壓嚴重不平衡時(shí)，負序分量很大，若要將其完全濾除，所需時(shí)間較長(cháng)，從而影響系統的動(dòng)態(tài)響應時(shí)間。為此，可在pq后加入一個(gè)濾波環(huán)節來(lái)加速負序分量的濾除，如圖3所示，從而在保證濾除負序分量的情況下，系統有較短的動(dòng)態(tài)響應時(shí)間。
圖3 改進(jìn)的SPLL結構框圖
由式（3）可知，uq代表輸入電壓的相位信息，up代表輸入電壓的幅值信息。在相位鎖定的情況下，前者為零，后者是一僅和幅值有關(guān)的直流分量。利用uq構建SPLL達到鎖相的目的，而利用up可將理想負載電壓轉換為一常數和實(shí)際輸入的電源側電壓經(jīng)轉換后相減，得到有功分量上需要補償的值，再經(jīng)反變換即可得到最終的指令。其控制框圖如圖4所示。
圖4 利用瞬時(shí)無(wú)功獲得指令
圖4中的上半部分是SPLL，它保證準確的鎖定電源側畸變輸入電壓的基波正序相位；下半部分是為保持負載電壓有恒定的幅值。這種方案對電壓的幅值和相位分開(kāi)考慮，物理意義比較明顯。而且，若目標補償電壓的幅值改變，僅須對目標輸入up＊進(jìn)行修改，所以比較靈活。如果使用空間矢量PWM調制（SVPWM）就不須對指令進(jìn)行反變換，從而節省大量資源，該方案就更為適用。
使用這種控制方案，得到DVR的補償指令，通過(guò)三角波比較等跟蹤方式控制逆變器的工作，即可達到補償畸變電壓的目的。其流程如圖5所示。
圖5 DVR工作流程圖
評論