基于FPGA的無(wú)線(xiàn)通信收發(fā)模塊設計方案

1 前言

　　近年來(lái)，隨著(zhù)半導體工藝技術(shù)和設計方法的迅速發(fā)展，系統級芯片SOC的設計得以高速發(fā)展，這已成為業(yè)界熱點(diǎn)。但是，由于SOC產(chǎn)品設計具有開(kāi)發(fā)周期相對較長(cháng)、高成本和高風(fēng)險等特點(diǎn)，對市場(chǎng)的變化非常敏感，這使得SOC在消費電子、汽車(chē)電子、工業(yè)設計領(lǐng)域的發(fā)展進(jìn)程仍然緩慢。與此同時(shí)，當今的制造工藝能夠提供更多更高速的邏輯、更快的1/O和更低價(jià)位的新一代可編程邏輯器件，現場(chǎng)可編程門(mén)陣列(FPGA)己然進(jìn)入嵌入式應用領(lǐng)域，高性能FPGA也不再局限于引進(jìn)系統粘合邏輯，也可作為SOC平臺，而在過(guò)去，由于性能緣故，只有專(zhuān)用集成電路（ASIC）或專(zhuān)用標準產(chǎn)品(ASSP)才能達到相應的要求。不僅如此，由于FPGA的現場(chǎng)可編程特征，它己成為更具靈活性和廣泛性發(fā)展前景的工業(yè)設計平臺。

　　FPGA可輕易地被修改變更、修復缺陷，或在用戶(hù)需要升級和配合市場(chǎng)發(fā)展時(shí)去創(chuàng )制未來(lái)的衍生產(chǎn)品。這一趨勢在工業(yè)無(wú)線(xiàn)通信設計方面更加明顯。當考慮到上市時(shí)間、實(shí)施靈活性及未來(lái)過(guò)時(shí)等問(wèn)題時(shí)，采用FPGA作為專(zhuān)用芯片設計是一個(gè)最佳的項目實(shí)施方案。

　　基于摩爾斯信號的通信是人類(lèi)最早的無(wú)線(xiàn)通信方式，它仍應用在海事移動(dòng)通信、航空移動(dòng)通信、廣播、衛星通信當中。由于摩爾斯電碼信號通信的傳統性、經(jīng)濟性和有效性，它在海事移動(dòng)通信中仍占主導地位，特別是船與船、船與岸、岸與船之間的摩爾斯通信更是占據通信業(yè)務(wù)總量的80%以上。

　　基于PC機的MORSE電碼信號自動(dòng)處理己經(jīng)實(shí)現，但在海事移動(dòng)通信中，它還是受到一些客觀(guān)條件的約束，缺泛方便性和靈活性。本文從基于FPGA平臺的專(zhuān)用芯片設計技術(shù)入手，分析和設計了一種摩爾斯電碼的無(wú)線(xiàn)通信發(fā)射模塊設計方案，并對設計進(jìn)行了仿真驗證。

　　2 可編程邏輯電路設計方法

　　基于可編程邏輯電路的設計基本方法，一種是傳統的系統硬件電路設計方法，它是采用自下而上(bottom-up)的設計方法。另一種就是20世紀80年代開(kāi)始興起的EDA(Electronic Design Automation)硬件電路設計方法。

　　隨著(zhù)大規模專(zhuān)用集成電路的開(kāi)發(fā)和研制，為了提高開(kāi)發(fā)效率和增加己有開(kāi)發(fā)成果的可繼承性，以及縮短開(kāi)發(fā)時(shí)間，各種新興的EDA工具開(kāi)始出現，特別是硬件描述語(yǔ)言HDL(Hardware Description Language)的出現，使得傳統的硬件電路設計方法發(fā)生了巨大的變革，新興的EDA設計方法采用了自上而下(top-down) 的設計方法。所謂自上而下的設計方法就是從系統總體要求出發(fā)，自上而下地逐步將設計內容細化，最后完成系統硬件的整體設計。利用語(yǔ)言對系統硬件電路的自上而下設計一般分為三個(gè)層次：第一個(gè)層次為行為描述，它是對整個(gè)系統的數學(xué)模型的描述；第二層次是寄存器傳輸描述RTL，又稱(chēng)為數據流描述； 第三層是邏輯綜合。

　　利用邏輯綜合工具，可將RTL方式描述的程序轉換成為用基本邏輯元件表示的文件一門(mén)級網(wǎng)表，也可將綜合結果以邏輯原理圖方式輸出，也就是說(shuō)邏輯綜合結果相當于在人工設計硬件電路時(shí)，根據系統要求畫(huà)出了系統的邏輯電原理圖。再對邏輯綜合結果在門(mén)電路級上進(jìn)行仿真，并檢查定時(shí)關(guān)系，如果一切正常，那么系統的硬件設計基本結束。自上而下設計系統硬件的過(guò)程如圖一所示。

圖一：自上而下設計系統硬件的過(guò)程

　　由邏輯綜合工具產(chǎn)生門(mén)級網(wǎng)表后，在最終完成硬件設計時(shí)，還可以有兩種選擇：一種是由自動(dòng)布線(xiàn)程序將網(wǎng)表轉換成相應的ASIC芯片的制造工藝，定制ASIC芯片；第二種是將網(wǎng)表轉換成相應的PLD編程碼點(diǎn)，利用PLD器件完成硬件電路的設計。

　　3 基于FPGA的摩爾斯碼功能結構設計

　　摩爾斯電碼被視為一種開(kāi)關(guān)鍵控的數據模式，摩爾斯電碼中的‘劃’比‘點(diǎn)’的時(shí)間長(cháng)3～4倍，不同的‘點(diǎn)’和‘劃’組合形成長(cháng)短不一的摩爾斯電碼，不同的摩爾斯電碼表示不同的電報符號。發(fā)信者先將所要傳遞的文字翻譯成電報符號，再利用電報機發(fā)送出去，收信者將收到的電報符號翻譯成報文，以此實(shí)現無(wú)線(xiàn)文字的傳播。目前通過(guò)微機模擬的方法實(shí)現摩爾斯碼信號的自動(dòng)處理，使無(wú)線(xiàn)摩爾斯碼信號數據進(jìn)入計算機信息網(wǎng)的方案已得到解決，利用微機處理摩爾斯的方案是先通過(guò)軟件編程的方法將ASCLL碼進(jìn)行摩爾斯編碼，然后通過(guò)微機并口發(fā)送摩爾斯電碼信號，接收時(shí)，先通過(guò)聲頻卡來(lái)識別接收摩爾斯電碼信號，最后通過(guò)軟件解碼成ASCLL碼，此方法在成本相對較高，在實(shí)際應用中缺乏方便性和靈活性。

　　根據海洋通信業(yè)務(wù)的要求，MORSE碼處理系統功能定義為:其一、根據指令自動(dòng)編碼、串行發(fā)送MORSE碼。即根據指令可自動(dòng)提取ASCLL碼，再將ASCLL碼自動(dòng)編碼成摩爾斯編碼，將編好的MORSE碼自動(dòng)串行發(fā)送輸出。其二、根據指令自動(dòng)接收、解碼摩爾斯碼，并將ASCLL碼送入系統。即根據指令自動(dòng)接收摩爾斯碼輸入，將接收的摩爾斯碼自動(dòng)解碼成ASCLL碼。將ASCLL碼存儲至目標地址或送入系統處理。

　　通過(guò)對摩爾斯碼特點(diǎn)的研究可知，在設計摩爾斯碼收發(fā)模塊中必須要有能接收和發(fā)送摩爾斯碼信息幀的串行異步通信模塊。首先，該串行通信模塊在指令的控制下，要具有摩爾斯碼的自動(dòng)發(fā)送能力，同時(shí)具有MORSE碼的識別接收能力，因為摩爾斯碼串行異步幀的起始位和停止位都不同于A(yíng)SCLL碼串行異步幀，并且不同的摩爾斯碼串行幀長(cháng)度也不一樣。二是摩爾斯碼的解碼和編碼問(wèn)題，因為計算機內核是以ASCLL碼為信息交換碼的。