基于14443一A協(xié)議的無(wú)源電子標簽數字集成電路設計

摘 要：根據ISO／IEC 14443一A協(xié)議．完成無(wú)源電子標簽數字集成電路的設計及其功能測試，實(shí)現了對芯片面積、速度和功耗之間較好的平衡。結果表明，在采用中芯國際的0．35 μm工藝條件下，所研制芯片面積為36 877.75μm2，功耗為30．845 8 mW，可完全滿(mǎn)足協(xié)議對標簽的性能要求。
關(guān)鍵詞：RFID ISO／IEC 14443一A；電子標簽；DES

在無(wú)線(xiàn)通信中數據的傳輸在空間進(jìn)行，因此無(wú)源電子標簽的數據通信涉及通信和信息安全等技術(shù)，其中信息的安全性是無(wú)源電子標簽設計時(shí)需要解決的核心問(wèn)題。適應于無(wú)源電子標簽的通信協(xié)議有多種，其中ISO／IEC14443協(xié)議是目前應用較廣的協(xié)議。本文采用這一協(xié)議在安全性設計基礎上，完成無(wú)源電子標簽數字集成電路芯片的設計。

l 芯片的電路結構
根據ISO／IEC 14443一A協(xié)議對標簽通信的規定，本文設計的無(wú)源電子標簽數字電路芯片的結構如圖1所示，主要由通信安全、信息安全、存儲以及控制等4個(gè)單元組成，圖l同時(shí)給出各個(gè)單元中所需子電路模塊的組成結構。

由于電子標簽采用的半雙工通信方式，為減小芯片面積，本文采用復用的方法對各單元的子電路模塊進(jìn)行設計。在信道層次上，將加密／解密子電路模塊復用，將校驗碼的生成和校驗子電路模塊復用；在子電路模塊內部層次上，將計數器以及鎖存器等電路復用。
電子標簽以被動(dòng)方式通過(guò)天線(xiàn)的感應獲得能量，如果電路的功耗過(guò)大，將出現能量不足和信號不穩定等狀態(tài)，因此本文采用門(mén)控時(shí)鐘技術(shù)和控制電路節點(diǎn)跳變方法降低所設計電子標簽的功耗。在結構層次上，以門(mén)控時(shí)鐘取代原始時(shí)鐘，為子電路模塊提供時(shí)鐘信號；在子電路模塊內部層次上，控制電路系統內部各觸發(fā)器和鎖存器輸出的跳變次數。

2 控制單元以及存儲單元
考慮到系統任務(wù)的復雜度，控制單元調度任務(wù)的工作由主控制和從協(xié)議控制2個(gè)子電路模塊協(xié)同完成。主控制子電路模塊用于協(xié)調通信安全、信息安全以及存儲等單元中各子電路模塊，為從協(xié)議控制子電路模塊做準備；從協(xié)議控制子電路模塊用于完成預設的通信方案。
由于本文設定標簽接收和發(fā)送的最大字節數為32位，而各子電路模塊的接口總線(xiàn)為8位，為了協(xié)調電路系統發(fā)送存儲數據和加密操作的時(shí)序，控制單元設置了一由28個(gè)字節構成的寄存器組，作為虛擬RAM，以暫存數據。
標簽操作的數據存放在存儲單元的E2PROM電路中，為了與總線(xiàn)接口配合，存儲單元中包含了接口電路，以完成控制單元與E2PROM之間的總線(xiàn)轉換。

3 通信安全單元
在無(wú)線(xiàn)通信過(guò)程中，由于信號容易受到突發(fā)的偶然因素和系統本身使用特點(diǎn)的影響產(chǎn)生干擾，考慮到電子標簽的半雙工通信方式及其成本，本文在通信安全單元的設計中，采用數據編碼技術(shù)、信道編碼技術(shù)和防沖突訪(fǎng)問(wèn)控制等3種技術(shù)進(jìn)行檢錯。通過(guò)改進(jìn)米勒碼解碼器對接收信號進(jìn)行解碼，并以曼徹斯特碼編碼器對發(fā)送信號進(jìn)行編碼。通信安全單元既需要生成信道循環(huán)冗余校驗碼和奇校驗碼，又要對接收的信道校驗碼進(jìn)行校驗，這2個(gè)功能具有相同的電路結構，數據以比特流的形式傳輸，因此可采用功能復用方法設計循環(huán)冗余校驗和奇校驗模塊子電路。本文同時(shí)基于面向位沖突幀的樹(shù)型搜索算法的防沖突訪(fǎng)問(wèn)機制，設計防沖突訪(fǎng)問(wèn)控制子電路模塊。

4 信息安全單元
對無(wú)源電子標簽信息的安全性造成威脅的因素有人為和客觀(guān)2種，結合本文研制的電子標簽存儲的數據量較少特點(diǎn)，信息安全單元可采用如下技術(shù)設計：
(1)采用基于DES(Data Encryption Standard)密碼體系的CFB方式設計加密協(xié)處理器，使有效數據加密后才在信道中傳輸；
(2)采用基于DES密碼體系的三重相互認證機制，使閱讀器和電子標簽可分別確認對方操作的合法性。
4．1 密碼體系的優(yōu)化設計
DES密碼體系CFB方式的設計核心是加密函數，其結構以及優(yōu)化方案可由圖2所示體系給出。主要包括初始置換、逆初始置換、循環(huán)結構以及置換選擇A的優(yōu)化設計。

如果以連線(xiàn)方法實(shí)現初始置換的位映射關(guān)系，不僅使版圖的布局布線(xiàn)工作量增大，而且連線(xiàn)占用面積也較大，因此，本文采用移位寄存器方法實(shí)現初始置換的功能?？紤]到初始置換表中每一列的值分別對應每一輸入字節的位2，4，6，8和位1，3，5，7，而且這里設定的接口總線(xiàn)寬為1個(gè)字節，所以可將初始置換表按照如下矩陣進(jìn)行轉換：{初始置換表}={初始置換的每一列}×{每個(gè)字節由低位到高位排列}
而且，每一位數據分別存儲在8個(gè)移位寄存器的第一個(gè)位置，當接收到1個(gè)字節，各移位寄存器的內容均右移一位，于是便可得到圖2中的初始置換電路結構。類(lèi)似地，逆初始置換也以移位寄存器的方法實(shí)現位映射關(guān)系。
考慮到研制芯片中時(shí)鐘周期的裕度較大，因此，采用兩次循環(huán)結構展開(kāi)和二級流水線(xiàn)相結合的技術(shù)設計循環(huán)結構，實(shí)現了在面積和速度上取得較好平衡的目標，其結構的優(yōu)化方法在如圖2中一并給出。