超高頻段RFID標簽的數字電路設計

4.6 存儲器及存儲控制邏輯

RFID標簽的數據信息都存儲在存儲器中，一般采用EEPROM，用于存儲EPC代碼以及password等標簽的標識性信息。存儲器與狀態(tài)機的接口 5 J為：Di是存儲器輸入數據信號；Do是存儲器輸出數據信號；Addr是存儲器輸入地址信號；oen是存儲器輸出使能信號，高電平有效；cen是存儲器芯片使能信號，高電平有效；we是存儲器讀寫(xiě)控制信號，we=1時(shí)寫(xiě)有效；we=0時(shí)讀有效。

5 仿真結果及版圖

本文采用VHDL完成了UHF RFID標簽數字電路的RTL代碼設計，同時(shí)對標簽與讀寫(xiě)器通訊過(guò)程進(jìn)行全面的模擬和仿真，并基于0．18μm CMOS工藝標準單元庫，用EDA相關(guān)工具對該電路進(jìn)行了前端綜合和后端物理實(shí)現。仿真結果如圖7所示，可以看到，綜合后的電路將讀寫(xiě)器發(fā)出的PIE格式命令CMD data成功地譯碼為二進(jìn)制數據，存人命令寄存器command中，并提供了控制狀態(tài)機及校驗模塊的相關(guān)命令的使能信號(Query en，QueryAdjust―en等)；在各種命令使能信號的觸發(fā)下標簽執行相應操作，按讀寫(xiě)器要求產(chǎn)生各種輸出數據(rn，handle等)；并將輸出數據進(jìn)行FM0編碼產(chǎn)生CMD out；還實(shí)現了與存儲器的接口。仿真結果顯示標簽數字電路在各情況下均正常工作，完全滿(mǎn)足協(xié)議要求。綜合后的電路規模約為11000門(mén)，功耗約為35μw。由于電路規模很大，要通過(guò)自動(dòng)布局線(xiàn)進(jìn)行版圖設計，所設計的版圖如圖8所示。版圖已經(jīng)通過(guò)了DRC(設計規則檢查)和LVS(版圖與電路圖一致比較)驗證，時(shí)序分析也滿(mǎn)足要求，電路具有較大的裕量，可靠性較高。

圖7 仿真結果

圖8 標簽數字電路版圖

6 結束語(yǔ)

本文依據EPC C1G2及ISO／IEC18000-6協(xié)議，利用VHDL硬件描述語(yǔ)言和EDA工具設計實(shí)現了UHF RFID標簽數字電路，可應用于工作在超高頻段的各種RFID標簽的數字部分。文中給出的仿真結果表明完成的設計符合協(xié)議要求。邏輯綜合也得到讓人滿(mǎn)意的結果，這些都保證了電路的高性能和后端設計的順利完成。后期的工作是對流片結果進(jìn)行測試，另外，在滿(mǎn)足協(xié)議功能要求的基礎上，如何盡可能地簡(jiǎn)化電路結構并盡可能降低功耗是進(jìn)一步研究的課題。