一種基于DDS+PLL的Chirp-UWB信號產(chǎn)生方案

式中：ω0為VCO的自由振蕩頻率；KVCO為VCO增益(單位為rad／s／V)。
實(shí)際電路中，VCO的增益是非線(xiàn)性的。在A(yíng)DS設計仿真中，為了更加接近真實(shí)電路，VCO的增益KVCO可以不設置為常數，而是根據輸出頻率不同，使用函數pwl()來(lái)進(jìn)行數值擬合。經(jīng)仿真對比發(fā)現，當鎖相環(huán)鎖定時(shí)，KVCO的細微波動(dòng)并不會(huì )給仿真結果帶來(lái)影響。為了便于通過(guò)觀(guān)察VCO控制電壓來(lái)考察輸出信號的線(xiàn)性度，以下的仿真中KVCO設為固定值200 MHz／V。

3 結果分析
根據上面分析，在A(yíng)DS環(huán)境下建立如圖4所示的系統電路模型，該電路可以輸出中心頻率為7 GHz，帶寬500 MHz的chirp-UWB信號。

3．1 ADS仿真結果
對于Chirp-UWB信號性能分析，關(guān)鍵是考察信號的穩定性和線(xiàn)性度。在本系統中，信號由VCO產(chǎn)生，所以通過(guò)觀(guān)察VCO控制電壓波形和VCO輸出頻譜即可，圖5為仿真結果。從圖中可以看出，其VCO能夠跟蹤參考信號頻率的變化，產(chǎn)生所需帶寬的Chirp-UWB信號，且其旁瓣較低，完全能滿(mǎn)足系統設計的要求。
3．2 利用Matlab讀取ADS數據進(jìn)行分析
對于Chirp-UWB信號的性能分析還有個(gè)重要的指標就是其自相關(guān)特性，然而在A(yíng)DS環(huán)境下很難實(shí)現這樣的分析。為此，本文利用Matlab讀取ADS仿真數據來(lái)實(shí)現對信號自相關(guān)特性的分析。
ADS仿真輸出數據可以存為一個(gè)ASCII格式的記事本文件。文件中每個(gè)數據均采用科學(xué)記數。其中，奇數個(gè)數表示時(shí)間，偶數個(gè)數表示信號。這樣就可以用Matlab程序來(lái)讀取仿真數據，如圖6所示為信號自相關(guān)結果。從該圖可以看出，信號相關(guān)性能很好，由此證明這種基于鎖相環(huán)的Chirp-UWB產(chǎn)生的電路性能較好。

4 結 語(yǔ)
首先利用ADS，對Chirp信號的產(chǎn)生電路進(jìn)行建模和仿真，然后利用Matlab讀取ADS仿真數據，對系統性能進(jìn)行分析，由此證明本文提出的基于DDS+PLL的寬度Chrip-UWB信號產(chǎn)生方案，可以產(chǎn)生線(xiàn)性度高，自相關(guān)特性好的Chrip-UWB信號。該信號產(chǎn)生方案已經(jīng)成功應用于某超寬帶通信系統中。