功率LDM0 S中的場(chǎng)極板設計

下面將詳細討論多晶柵場(chǎng)極板的長(cháng)度和位置對漂移區表面電場(chǎng)和電勢的影響。圖4為不同場(chǎng)板長(cháng)度下漂移區表面電場(chǎng)分布。由圖可見(jiàn)，隨著(zhù)場(chǎng)板長(cháng)度的增加，場(chǎng)板下的電場(chǎng)峰值先減小后增加，這是因為場(chǎng)板長(cháng)度較短時(shí)，場(chǎng)板末端與場(chǎng)氧鳥(niǎo)嘴區以及p阱／n-漂移區結距離較近，等勢線(xiàn)在此區域分布較密，三者相互作用可使此處表面電場(chǎng)增強，器件容易在此處發(fā)生雪崩擊穿；隨著(zhù)場(chǎng)板長(cháng)度增加，場(chǎng)板末端和漏極距離縮短，進(jìn)而調制漏電極附近的電場(chǎng)峰值，使得電場(chǎng)在整個(gè)漂移區內分布更加均勻，提高器件的耐壓能力。但是場(chǎng)板長(cháng)度過(guò)長(cháng)時(shí)，反而會(huì )增強漏端電場(chǎng)，因此，對于LDMOS，場(chǎng)板長(cháng)度有一個(gè)最優(yōu)值。

圖5為不同場(chǎng)板位置時(shí)漂移區表面電場(chǎng)分布，此時(shí)場(chǎng)板長(cháng)度取2．5μm。由圖知，隨著(zhù)場(chǎng)板向漏端靠近，場(chǎng)板下的電場(chǎng)峰值逐漸增加，這是場(chǎng)板所加電壓與漏壓共同作用所致。這一點(diǎn)對提高器件的耐壓能力很有幫助，也是優(yōu)化設計場(chǎng)極板位置的主要依據。當場(chǎng)極板遠離柵極時(shí)，出現溝道末端電場(chǎng)上升，漏端電場(chǎng)下降的趨勢?？紤]到漏端電場(chǎng)峰值更大，此處是器件的擊穿點(diǎn)，因此設計時(shí)主要考慮降低漏端電場(chǎng)峰值。因此，針對文中的LDMOS器件結構，場(chǎng)板位置應該設計在靠近漏極處。從圖4和圖5可見(jiàn)最大電場(chǎng)峰值位于漏端，因此一旦發(fā)生熱載流子效應，這里電離積分很大，是熱電子產(chǎn)生的主要區域。與柵氧化層處的熱載流子效應不同，漏端熱載流子進(jìn)入場(chǎng)氧化層形成的界面電荷距離溝道很遠，因此不會(huì )改變器件的閾值電壓，但是這部分電荷會(huì )影響到漂移區電流密度的分布，進(jìn)而改變器件的驅動(dòng)電流和跨導，對LDMOS的可靠性產(chǎn)生影響。

圖6為場(chǎng)板加不同電壓時(shí)的漂移區表面電場(chǎng)分布圖。此時(shí)場(chǎng)板長(cháng)度取2．5μm，場(chǎng)板距離柵極0．5μm。從圖中可以看出，隨著(zhù)場(chǎng)板所加電壓的增大，場(chǎng)板靠近柵極的一端電場(chǎng)峰值增大，而靠近漏極一端的電場(chǎng)峰值減小，即整個(gè)場(chǎng)板區的電勢降落隨場(chǎng)板電壓的增大而增大。而其他區域的電場(chǎng)隨場(chǎng)板電壓變化不大。因此對于LDMOS場(chǎng)板電壓的控制也是器件設計的一個(gè)重要因素。

3 結論
本文根據LDMOS器件漂移區電場(chǎng)分布和電勢分布的二維解析模型，通過(guò)分段求解泊松方程得出了器件漂移區表面電勢分布和電場(chǎng)分布的解析表達式，并根據所得的表達式分析了LDMOS一階場(chǎng)板的長(cháng)度和位置以及場(chǎng)板所加電壓對于其漂移區表面電勢和電場(chǎng)分布的影響。計算結果表明，LDMOS的場(chǎng)板各參數對于器件的性能有很大影響。因此，本文的分析模型對于實(shí)際LDMOS器件的設計有著(zhù)重要的指導意義。