基于USB通信的FPGA高速數據采集系統

摘要：為了解決高速數據采集以及數據傳輸問(wèn)題，設計了基于USB通信的FPGA高速數據采集系統。方案以FPGA為控制核心，實(shí)現A／D控制、數據緩存雙口RAM和控制CY7C68013A三個(gè)功能。系統采用Verilog HDL語(yǔ)言，通過(guò)ISE軟件編程控制多個(gè)AD7356同時(shí)進(jìn)行數據采集，將采集所得數據存入雙口RAM，控制CY7C68013A將數據通過(guò)USB總線(xiàn)上傳到PC機。系統進(jìn)行實(shí)測實(shí)驗表明，在CY7C68013A設定為16.7Mb／s的傳輸速率下，系統工作正常。
關(guān)鍵詞：USB；FPGA；高速數據采集；CY7C68013A；雙口RAM

0 引言
現代安全防衛系統中及時(shí)發(fā)現和定位入侵行為具有重要的現實(shí)意義。傳統的安全防衛系統存在監測距離較短、抗電磁干擾能力弱、維護成本高等缺點(diǎn)。分布式光纖振動(dòng)傳感器能測量整個(gè)光纖長(cháng)度上隨時(shí)間變化的振動(dòng)信息，具有檢測距離遠、抗電磁干擾能力強、安裝后易維護等優(yōu)點(diǎn)，已成為長(cháng)距離管道監測和安全防衛領(lǐng)域最具有應用前景的技術(shù)之一。
本系統中需要對多路信號進(jìn)行高速、高精度采集，然后將數據上傳到PC機中進(jìn)行數據處理。所以上位機(PC機)和下位機(FPGA)如何高效、快速、方便地數據傳輸是本系統中的重要問(wèn)題。目前常用的傳輸方法為RS 232串口通信方式，通信協(xié)議簡(jiǎn)單，在交互數據量不大，傳輸速度要求不高的情況下使用非常方便。但是其通常傳輸速率在幾十Kb／s，在高速實(shí)時(shí)傳輸系統中無(wú)法達到要求。
本文研究基于USB接口的上、下位機通信方法，來(lái)解決數據的實(shí)時(shí)交換問(wèn)題。通用串行總線(xiàn)(UniversalSerial Bus，USB)是計算機上的一種新型接口技術(shù)，它使得計算機和外部設備的連接十分方便。USB接口已經(jīng)和串口、并口一樣，成為PC機的標準接口。目前最新的USB 2．0接口的最高傳輸可以達到480 Mb／s，遠高于傳統的串、并口連接速度，可以滿(mǎn)足絕大多數情況的大數據量實(shí)時(shí)交換的需求。除此之外，USB接口還支持插拔，極大地方便了系統的開(kāi)發(fā)調試和實(shí)際使用。

1 主要器件選擇
本系統為分布式光纖振動(dòng)傳感器的數據采集和傳輸系統，需要實(shí)現的主要功能有光電轉換、A／D轉換和USB通信。系統的總體結構圖如圖1所示，可以看出系統以FPGA為處理核心，包含光電轉換、A／D轉換和USB通信等外圍功能模塊。

由于光纖微擾動(dòng)傳感器的傳感采用的是光纖，所以首先需要將信號經(jīng)過(guò)光電轉換和A／D轉換，將信號轉換為數字信號。然后，在FPGA中進(jìn)行數據緩存，并對多路信號進(jìn)行排序后通過(guò)USB總線(xiàn)將存儲器中數據上傳到PC機中。
1．1 光電轉換和A／D轉換器件
光電轉換部分采用的是PINFET，PIN管反偏高、輸出阻抗與FET的高輸入阻抗得到很好匹配，同時(shí)減少了外部干擾和雜散電容，大大降低了熱噪聲，這對低噪聲器件是非常有益的。比起目前較通用的PIN器件來(lái)說(shuō)，PINFET不需要復雜的后續電路，而且其模塊化設計，使輸出噪聲較小，輸出電壓較大，為后續A／D轉換器的采樣電壓提供較好的工作范圍。
A／D轉換模塊采用的是12位雙通道差分輸入SAR型AD7356，結構簡(jiǎn)單實(shí)用。AD7356為12位雙通道差分輸入SAR型AD。該AD為雙通道型，所以2路信號的轉換是同時(shí)進(jìn)行，減小了因轉換帶來(lái)的時(shí)間延遲。而且AD7356的采樣頻率由輸入時(shí)鐘信號決定，因此可以很方便的改變系統的采樣頻率，滿(mǎn)足系統1～5 MHz的采樣速率要求。另外該AD采用單2．5 V供電，可以與FPGA共用電源，使系統的供電系統簡(jiǎn)潔。
1．2 FPGA
作為高速數據采集系統數據緩存的FPGA，由于系統需要對16路信號進(jìn)行高速實(shí)時(shí)緩存，所以FPGA的內部存儲空間需要比較大。另外，系統由于下一步需要對于信號做初步處理以減輕PC的運算量，提高處理的實(shí)時(shí)性，所以采用的是XC4VSX25。XC4VSX25的內部塊RAM高達2 304 KB，分布式RAM高達160 KB，完全滿(mǎn)足系統需求。而且XC4VSX25中含有128個(gè)XtremeDSP Slice，而每個(gè)XtremeDSP Slice包含一個(gè)18×18位帶補數功能的有符號乘法器、加法器邏輯和一個(gè)48位累加器，每個(gè)乘法器或累加器都能獨立使用。XtremeDSP Slice可以通過(guò)IP核的形式方便的調用，在XC4VSX25中可以方便的將乘法器和累加器進(jìn)行組合，構成所需要的數據處理結構，為下一步信號處理提供了基礎。