1553B總線(xiàn)網(wǎng)絡(luò )存儲器設計方案

圖3 FPGA內部工作流程

　　系統平時(shí)處于待機狀態(tài)，當命令幀到來(lái)時(shí)會(huì )引起中斷，中斷子程即通過(guò)altera_avalon_1553B_getframe()解讀命令幀的內容，確定是讀取還是寫(xiě)入，讀取或寫(xiě)入數據的長(cháng)度，數據的特征作為下次讀取的標志，確實(shí)無(wú)誤后，開(kāi)始讀取或寫(xiě)入。

　　存儲器的管理與其他應用中不同的有兩點(diǎn):在每次寫(xiě)入后，必須將寫(xiě)入的數據作一個(gè)標志，以方便以后讀取;另外，還要計算剩余存儲的容量，在下一次需要寫(xiě)入數據時(shí)判斷是否可以容納下本次存儲。1553B的主結點(diǎn)在使用完畢數據后也需要提供信號來(lái)清空存儲以釋放資源。