基于H.264的Exp-Golomb解碼器ASIC設計
加入技術(shù)交流群
該模塊的主要組成部件是一個(gè)16位的首一檢測器，其功能是檢測出輸入序列中第一個(gè)1之前連續0的個(gè)數。碼長(cháng)(2M+1)的獲取只需將首一檢測的結果與一個(gè)1位進(jìn)行位拼接即可實(shí)現，無(wú)需額外電路。另外，考慮到響應速度和路徑延時(shí)，首一檢測器的設計采用分組并行探測方式，其硬件結構如圖2所示。輸入的16位碼流分成4組，每組4位均通過(guò)一個(gè)4輸入與門(mén)，得到4位輸出信號后送至優(yōu)先編碼器1，從而判斷出首1所在區間。同時(shí)與門(mén)的四個(gè)輸出還作為選擇器MUX的控制信號，片選出存在首1的4位數據，并將其送至優(yōu)先編碼器2，判斷出首1的具體位置。最后將兩個(gè)編碼器的輸出進(jìn)行位拼接即可得到首 1前連續O的個(gè)數M。
codenum計算模塊和句法元素映射模塊
codenum計算模塊用于實(shí)現公式1的功能，設計中采用一個(gè)16位的桶形移位器結合一個(gè)16位減法器實(shí)現。桶形移位器根據首一檢測結果，重新定位碼流指針，正確輸出碼字中[1][INFO]部分，最后將[1][INFO]減去1即可得到codenum值。
關(guān)于句法元素映射模塊，由于H．264中定義了四種：Exp-Golomb碼，如前文表2所描述，存在四種不同的映射方式，本設計中采用四塊組合映射邏輯加一個(gè)多選器實(shí)現，具體結構如圖1右端所示。其中ue直接等于codenum，se與te的映射則分別采用包含二選一電路的簡(jiǎn)單組合邏輯實(shí)現，而me的實(shí)現較復雜，需查找H．264標準中定義的運動(dòng)矢量、量化參數的映射表格，設計中采用ROM結構實(shí)現查表。
綜合、仿真結果與性能分析
在上述硬件架構下，使用Verilog HDL進(jìn)行Exp-Golomb解碼器電路設計，并在Xilinx公司的ISE 8．2開(kāi)發(fā)環(huán)境下進(jìn)行了功能驗證，選擇Virtex 2系列的XC2V250器件。使用Synplify 7．7軟件進(jìn)行邏輯優(yōu)化與綜合，系統時(shí)鐘頻率可達104MHz。ISE完成布局布線(xiàn)后，通過(guò)ModelSim 5．8調用JM86生成的測試向量進(jìn)行后仿真，最后與軟件的計算結果相比較，驗證了設計的正確性。
使用Synopsys公司的Design Compiler工具在0．18μm的SIMC CMOS工藝條件下，對RTL代碼進(jìn)行綜合優(yōu)化，時(shí)鐘頻率最高可以達到200MHz。通過(guò)設置不同的面積、時(shí)序及功耗約束條件，縮短關(guān)鍵路徑的延時(shí)，綜合出等效門(mén)數2276門(mén)、時(shí)鐘頻率為162MHz的最優(yōu)設計。在此工作頻率下，該Exp-Golomb硬件解碼器電路解出一個(gè)句法元素只需耗用單個(gè)時(shí)鐘周期，因此本設計可滿(mǎn)足H．264高清晰度視頻實(shí)時(shí)解碼的要求。本文引用地址：http://dyxdggzs.com/article/155711.htm
結語(yǔ)
本文在分析H．264標準中Exp-Golomb解碼算法的基礎上，提出了一種高效、省面積的Exp-Golomb解碼器架構。在Xilinx公司的 ISE 8．2開(kāi)發(fā)環(huán)境下使用Virtex 2平臺對設計進(jìn)行了驗證，使用Synopsys公司的DC工具在SMIC 0．18μm CMOS工藝條件下，對設計進(jìn)行了面積和時(shí)間的優(yōu)化，在162MHz時(shí)鐘頻率下工作時(shí)，電路等效門(mén)數為2276門(mén)，達到了預期目標，為下一步工作打下了良好的基礎。
評論