DM642無(wú)線(xiàn)圖像傳輸的TS流傳輸新技術(shù)

摘要：介紹一種基于M642的視頻無(wú)線(xiàn)傳輸系統，在此基礎上重點(diǎn)探討了關(guān)于TS流傳輸的問(wèn)題，提出了使用McBSP和GPIO方式分別實(shí)現TS流傳輸，并給出了一種改進(jìn)的乒乓方式。實(shí)驗結果證明，采用McBSP和GPIO都可以解決TS流傳輸問(wèn)題，但在速度和實(shí)現難度方面采用GPIO表現更好，改進(jìn)型的乒乓結構也在一定程度上提高了程序的效率。
關(guān)鍵詞：TS流傳輸；DM642；視頻無(wú)線(xiàn)傳輸系統；EDMA；McBSP；GPIO

引言
無(wú)線(xiàn)通信技術(shù)因其免去了使用實(shí)體接線(xiàn)，為生活帶來(lái)諸多便利，因此受到廣大消費者的青睞。其中短距離無(wú)線(xiàn)通信技術(shù)作為無(wú)線(xiàn)通信的一個(gè)發(fā)展趨勢，越來(lái)越受到人們的關(guān)注。數字圖像信息及其處理技術(shù)正在發(fā)揮著(zhù)越來(lái)越重要的作用，在人們生活中的地位也將越來(lái)越高。原來(lái)的民用設計普遍采用ASIC方式，如STi5517、STi5518等，但由于禁運等原因無(wú)法達到工業(yè)級及以上的標準。本設計采用的DM642和FPGA靈活性高，升級優(yōu)化方便，且達到了工業(yè)級等級以上。本文主要介紹TS流傳輸的新方式，實(shí)現信源板中TS流實(shí)時(shí)傳輸到信道板上。

1 簡(jiǎn)介
1．1 基于DVB-T無(wú)線(xiàn)視頻傳輸系統
無(wú)線(xiàn)視頻傳輸系統的硬件實(shí)現框圖如圖1所示。本系統硬件分為4個(gè)組成部分：信源編碼部分、信道編碼調制部分、射頻部分和接收機部分。

攝像頭采集視頻信號，并輸出PAL制的模擬電視信號。視頻解碼器將AV視頻信號數字化和解碼，轉化為YUV(4：2：2)格式輸出。TMS320DM 642將原始視頻以MPEG-2格式進(jìn)行編碼，并且將編碼數據封裝為T(mén)S數據流。TS數據流以SPI并行數據格式傳遞給信道解碼部分。
信道編碼部分通過(guò)FPGA(EP3C55F484)對數據進(jìn)行DVB-T編碼和中頻調制，調制信號經(jīng)過(guò)模擬上變頻完成射頻調制。
接收機部分通過(guò)接收射頻信號并對其進(jìn)行模擬下變頻，提取出感興趣的中頻信號，利用信道解調器對其進(jìn)行信道解碼。解碼后的信源數據流以TS流格式傳送給TMS320DM642處理器。處理器先進(jìn)行TS解包，再對MPEG-2數據流解壓縮。根據系統不同設置，可以通過(guò)PCI接口發(fā)送至PC端進(jìn)行后端數據處理，或通過(guò)視頻編碼器將視頻信號還原為模擬電視信號。
1．2 傳送流(TS流)
TS流是由打包的視頻、音頻基本碼流再經(jīng)過(guò)打包形成的復合碼流，每包長(cháng)度為188字節，或由PS流分段截取，適用于誤碼較大的應用環(huán)境。傳送流的系統層可分作兩個(gè)子層：一個(gè)是相應于特定數據流操作(PES分組層，可變長(cháng)度)，該層是為編解碼的控制而定義的邏輯結構，
PES頭包括流的性質(zhì)、版權說(shuō)明(該節目是原始節目還是復制節目)、加入時(shí)間標簽PTS和DTS、說(shuō)明DSM的特殊模式等；另一個(gè)是相應于多路復用操作(TS分組層，188字節固定長(cháng)度結構)，該層是針對交換和互操作而定義的，在TS頭中加入同步、說(shuō)明有無(wú)差錯、有無(wú)加擾，加入連續計數和不連續性指示(因為節目流的包相互交叉)，加入節目參考時(shí)鐘PCR以及包識別PID等。兩個(gè)子層間的復用關(guān)系是將PES結構切割成一個(gè)個(gè)小包，作為T(mén)S包的凈荷嵌入到TS流結構中而建立起來(lái)的，這種結構可以很方便地實(shí)現直接從傳送流中解出原始音視頻數據，也可從一個(gè)或多個(gè)傳送流中抽取想要的基本流來(lái)進(jìn)行解碼，或構造新的傳送流再次傳輸，還可以依據通信信道的質(zhì)量在TS流與PS流間作切換。
1．3 數據在DM642接口的傳輸
I2C總線(xiàn)傳輸為140kb／s，速度慢，接口簡(jiǎn)單，適合于各種芯片參數的配置或EEPROM訪(fǎng)問(wèn)等數據量小的通信。視頻口傳輸為27M×20b／ s，數據較快，接口復雜，功能單一，一般只用于DSP與視頻編／解碼器之間的視頻數據傳輸。網(wǎng)口傳輸為10M／100M，通信協(xié)議復雜，若用FPGA實(shí)現，則接口也復雜，適合于DSP與PC機間的數據傳輸。McBSP傳輸為40 Mb／s，如果用FPGA實(shí)現接口較為簡(jiǎn)單，適合于DSP與FPGA低速數據傳輸。GPIO傳輸為10M×n，n是GPIO的引腳數目，接口極其簡(jiǎn)單，傳輸速度較快。如DM6437共有111個(gè)GPIO引腳，若用3個(gè)32位的GPIO則可達到960 Mb／s。即使用1個(gè)32位的GPIO bank也可以達到320 Mb／s，能夠滿(mǎn)足一般的數據傳輸需求。DM642有16個(gè)GPIO口，速度也可達到160 Mb／s，滿(mǎn)足設計要求。圖2即是GPIO方式傳輸TS流需要的時(shí)序。

如果利用任務(wù)或中斷的方式傳輸數據，因為數據量大，勢必增加CPU的負擔，這種負擔很有可能是CPU無(wú)法承受的。例如使用任務(wù)來(lái)傳輸，若數據為8 MB／s，則這個(gè)任務(wù)占用CPU 80％的時(shí)間，這是本應該占據大部分時(shí)問(wèn)的圖像壓縮算法無(wú)法忍受的，并且時(shí)?？赡鼙煌蝗缙鋪?lái)的中斷打斷而丟失數據。若利用中斷來(lái)同步傳輸，而使CPU大部分時(shí)間在中斷中，亦是不現實(shí)的。這里采用DSP中的增強型的DMA模塊(EDMA)，在CPU不參與的情況下完成數據傳輸，只有傳輸完成才進(jìn)入中斷，如此則解放出CPU，以使算法占用它。