基于DDS的短波射頻頻率源設計與實(shí)現
加入技術(shù)交流群
本設計中采用MSP430F2012單片機作為AD9912頻率輸出的控制器。在啟動(dòng)DDS芯片前，首先要配置信號IO_UPDATE、PWRDOWN、HOLDOVER及S1～S4時(shí)鐘使能信號，使AD9912正常工作。DDS上電啟動(dòng)后，單片機通過(guò)SDO、CSB、SCLK向AD9912寫(xiě)入頻率調節字，輸出HSTL電平的時(shí)鐘信號。信號經(jīng)選擇和電平轉換后，經(jīng)過(guò)輸出驅動(dòng)器輸出。
AD9912內部集成了采樣時(shí)鐘倍頻器，即鎖相環(huán)(PLL)。在使用PLL的情況下，采樣時(shí)鐘源中的任何噪聲或雜散都會(huì )在PLL的環(huán)路帶寬以20lo gx關(guān)系被放大，x是頻率放大的倍數。由于輸入時(shí)鐘的雜散在輸出的相位噪聲會(huì )隨著(zhù)輸出頻率不同而改變，在采樣時(shí)鐘相同的情況下，輸出兩個(gè)不同頻率時(shí)的相位噪聲關(guān)系為
從式(3)可以看出，在固定輸出頻率的前提下，盡量提高采樣時(shí)鐘速率可以提高輸出頻率的相位噪聲性能。在設計中，為達到最佳的性能，放棄了內部PLL環(huán)路，而采用外部高性能PLL輸出的1GHz采樣時(shí)鐘。
2．1 外部環(huán)路濾波器設計
外部環(huán)路濾波可以將DAC輸出的雜波和鏡像頻譜濾掉，可以平滑輸出波形，對信號的輸出質(zhì)量有較好地改善作用。外部環(huán)路濾波器采用橢圓函數低通濾波器。電路設計時(shí)采用分立LC元件構成截止頻率為400 MHz的低通濾器。電路原理及仿真結果如圖3所示。本文引用地址：http://dyxdggzs.com/article/155277.htm
2．2 編程控制
對AD9912編程是為了實(shí)現頻率的步進(jìn)控制，處理由外部控制輸入的頻率值，由單片機生成頻率調節字，經(jīng)SPI方式送入DDS中，合成系統所需的頻率。數據寫(xiě)入時(shí)SCLK、SDI、CSB信號由單片機產(chǎn)生，寫(xiě)入時(shí)序嚴格按照SPI協(xié)議進(jìn)行。
評論