選擇和表征鎖相環(huán)在定時(shí)和相位控制中的應用

鎖相環(huán)(PLL)廣泛應用于無(wú)線(xiàn)通信，在基站中的主要用途是為發(fā)射器和接收器中的上變頻和下變頻電路提供一個(gè)穩定的、低噪聲的射頻(RF)本地振蕩器(LO)。鑒于PLL本身的性能，它還可以用于控制其他許多電路中時(shí)鐘信號的定時(shí)，而且在某些應用中，如果使用得當可以代替價(jià)格較貴的定時(shí)芯片。

大多數高速數字電路的設計工程師會(huì )在注重相位的應用中選擇很貴的定時(shí)芯片，因為通常都是對限定頻率范圍(通常是適合SONET/SDH頻率的線(xiàn)路速率)粗略地表征定時(shí)指標。相比之下，PLL器件通常覆蓋了很寬的頻率范圍，而且在相位控制或定時(shí)應用方面通常沒(méi)有具體的規定。部分原因是由于采用無(wú)限多的輸入和輸出頻率，而且對它們進(jìn)行多種可能的倍頻和分頻比的組合。因此其相位延時(shí)特性很少有人研究，而且在PLL技術(shù)資料上幾乎從來(lái)沒(méi)有發(fā)表過(guò)。下面推薦了適合各種特定應用的PLL器件的特性，因為不同的應用需要不同的配置和需求，這可能會(huì )提供不同的結果。為此，本文將介紹在特別注重相位控制的應用中為表征PLL器件性能所采用的大量研究和實(shí)驗的方法和結果。

兩個(gè)不同器件之間的相時(shí)延

PLL的初始特性包括用相同參考時(shí)鐘驅動(dòng)的兩個(gè)PLL器件的兩個(gè)壓控振蕩器(VCO)輸出信號之間的相位滯后的分析。這樣做是因為如果不同器件的Ref到RF的傳播延時(shí)偏差很大而且不可預知的話(huà)，由此得出結論在相位控制應用中采用PLL器件實(shí)際上是受限制的。最簡(jiǎn)單的配置就是采用PLL和外置的VCXO。低頻的PLL可以采用ADI的ADF4001，對于A(yíng)DF4001，參考(R)和反饋(N)分頻系數都設為1。這樣實(shí)際上就意味著(zhù)PLL可以用作時(shí)鐘清除電路，這時(shí)PLL器件的一種常見(jiàn)應用，電路連接如圖1所示。

圖1 相時(shí)延電路設置

為了確保兩個(gè)器件的參考計數器在盡可能多地相同時(shí)間里進(jìn)行時(shí)鐘控制，需要采用一種低噪聲、短上升時(shí)間的方波。為了獲得這樣的方波，采用一種高頻的分頻器將984.04 MHz的正弦波經(jīng)過(guò)16分頻，輸出一個(gè)61.44 MHz的高轉換速率的方波。特別重要的一點(diǎn)是保證通過(guò)每個(gè)PLL的信號從分路器到各器件Refin引腳的傳輸距離應該完全相同。這樣才能保證時(shí)鐘脈沖以完全相同的時(shí)序對兩個(gè)器件嚴格定時(shí)。更進(jìn)一步的考慮就是確保兩個(gè)PLL器件的計數器都在同一時(shí)刻復位?？梢韵葘㈩A設的內容寫(xiě)入PLL寄存器，然后同時(shí)將兩器件的片選(CE)置成高電平以啟動(dòng)兩顆芯片完成同時(shí)復位。這項功能也可以采用軟件的計數器復位功能來(lái)實(shí)現。

為了保證測量的精度，采用了有源的示波器探頭(P6243)和一個(gè)高頻數字示波器(TDS3054)。這樣，在很大程度上保持了方波的形狀而且有助于兩個(gè)波形之間的比較。在示波器上顯示的波形示出了兩個(gè)幾乎完全相同的輸出信號之間有60 ps的偏差。

完成這種測量的另一種方法就是采用增益和相位檢測器來(lái)測量兩個(gè)不同信號之間的增益和相位差。在本實(shí)驗中，兩個(gè)PLL的VCXO輸出都送至增益和相位檢測器的輸入。同樣還要注意保證用于傳送兩個(gè)RF信號到增益和相位檢測器輸入端的電纜長(cháng)度應該完全相同。結果相位輸出端的信號輸出是1.85 V，它超過(guò)了產(chǎn)品技術(shù)資料中提供的相當于0