基于SoPC的網(wǎng)絡(luò )模塊設計與實(shí)現

摘要：在A(yíng)ltera公司提供的QuartusⅡ軟件中開(kāi)發(fā)網(wǎng)絡(luò )模塊控制器并在SoPC Builder中將其作為一個(gè)獨立的IP核集成到SoPC中，通過(guò)軟件驅動(dòng)控制器實(shí)現網(wǎng)絡(luò )模塊收發(fā)等操作，發(fā)揮其設計靈活、集成度高、收發(fā)速度快等優(yōu)點(diǎn)，為SoPC設計中網(wǎng)絡(luò )功能提供了新的方案。
關(guān)鍵詞：SoPC；NIOSⅡ；網(wǎng)絡(luò )模塊

網(wǎng)絡(luò )模塊是網(wǎng)絡(luò )設備中必不可少的部分，隨著(zhù)近年來(lái)物聯(lián)網(wǎng)技術(shù)的高速發(fā)展，對互聯(lián)設備的網(wǎng)絡(luò )模塊提出的更高要求。本文提出了基于NIOSⅡ的SoPC系統設計與實(shí)現的網(wǎng)絡(luò )模塊。
美國Altera公司于2000年提出了SoPC(Systemon a Programmable Chip，可編程片上系統)技術(shù)，并同時(shí)推出了相應的開(kāi)發(fā)軟件QuartusⅡ及硬件平臺FPGA (Field-Programmable Gate Array)。SOPC具備嵌入式處理器內核，具有豐富的IP核資源可供選擇，擁有足夠的片上可編程邏輯資源，提供處理器調試接口和FPGA編程接口，具有單芯片、低功耗、小封裝等的優(yōu)點(diǎn)。NIOSⅡ是Altera公司發(fā)布的軟核處理器，其最大特點(diǎn)是可配置性較好，即用戶(hù)可根據自已的標準定制處理器，按照需求選擇合適的外設、存儲器和接口。此外還可以輕松集成自己專(zhuān)有的功能，使設計具有獨特的競爭優(yōu)勢。NiosⅡ軟核處理器的原理框圖如圖1所示，其中對用戶(hù)可見(jiàn)的單元電路包括存儲器文件、算術(shù)邏輯單元(ALU)、與用戶(hù)自定義指令邏輯的接口、異?？刂破?、中斷控制器、指令總線(xiàn)、數據總線(xiàn)、指令及數據緩存、緊密耦合存儲器接口電路及JTAG調試模塊等。本設計通過(guò)Altera公司的FPGA芯片和NIOSⅡ嵌入式系統實(shí)現SoPC。

1 系統總體方案設計
Altera公司的SoPC Builder為建立SoPC設計提供了標準化的圖形環(huán)境，SoPC Builder包含在QuartusⅡ軟件中。SoPC Builder幫助設計者自動(dòng)完成系統集成的工作，ScPC提供了直觀(guān)的圖形用戶(hù)界面(GUI)，幫助設計者添加和配置系統所需的外設(包括存儲器、定制外設和IP模塊)，根據設計者的要求將這些外設與處理器連接在一起，并自動(dòng)完成外設和存儲器的地址映射、中斷控制和總線(xiàn)控制等工作。完成系統配置之后，SoPC Builder根據要求生成VHDL或Verilog HDL的系統級設計代碼，并自動(dòng)生成部分外設的硬件抽象層(HAL)代碼和底層硬件驅動(dòng)代碼，為軟件開(kāi)發(fā)做好準備。圖2所示為SoPC Builder為本次設計生成的系統模塊的應用實(shí)例。

2 網(wǎng)絡(luò )模塊設計與實(shí)現
SoPC系統設計流程如圖3所示。設計者根據任務(wù)要求決定系統需求，用SoPC Builder建立自已的SoPC系統。在硬件方面，建立一個(gè)頂層設計文件，將生成的SoPC系統例化，并設置引腳分配、時(shí)序要求及其它設計約束，然后編譯硬件設計并將FPGA設計下載到目標板中。在軟件方面，用Nios IIIDE開(kāi)發(fā)應用軟什，在其中使用Nios II指令仿真器運行并調試軟件。之后將可執行軟件下載到目標板上的NiosⅡ系統中，在目標板上運行調試軟件，并對設計的不足進(jìn)行收進(jìn)。
2．1 硬件模塊設計
系統選用Altera公司Cyclone II系列的EP2C35F672C6，構建一個(gè)基于NIOS II的SoPC系統。本設計中，NIOS II CPU負責網(wǎng)絡(luò )模塊的控制、數據的傳輸以及I／O接口等功能，故選用高端NIOS II／f內核以滿(mǎn)足所要求的功能，其約占1400—1800個(gè)邏輯單元，3個(gè)M4K RAM塊，可以用來(lái)增加指令緩存。NIOS II／f的最好性能可達到101 MIPS將NIOS II處理器的復位地址設置為cfi_flash，其為非易失存儲器Flash。將NIOS II處理器的異常地址設置為sdram_0，其為掉電易失的存儲器SDRAM在“JTAG Debug Module”標簽下選擇Level 1，此時(shí)占用邏輯資源最少，為300—400邏輯單元，2個(gè)M4K RAM塊。
網(wǎng)絡(luò )模塊選用DAVICOM半導體公司的DM9000A DM9000A集成了帶有通用處理器接口的MAC和PHY，支持100Base-T應用，帶有auto-MDIX，支持10Mb／s和100Mb／s的全雙工操作DM9000A既可支持8位處理器，也可支持16位處理器接口。DM9000A完全兼容IEEE 802．3u規范，支持IP／ TCP／UDP求和檢驗，支持半雙工模式背壓數據流控。

DM9000A內部功能框罔如圖4所示，左邊帶有AUTO—MDIX的收發(fā)器提供RJ45的接口，中間為MAC，右邊則為處理器接口。處理器可通過(guò)這個(gè)接口實(shí)現對DM9000A的控制，具體引腳包括：
◇nRD讀命令；
◇nWR寫(xiě)命令；
◇nCS／nAEN片選；
◇SD0～SD7數據總線(xiàn)(低8位)；
◇SD8～SD15數據總線(xiàn)(高8位)，在16位模式下才有用；
◇CMD命令類(lèi)型。低電平時(shí)，讀寫(xiě)INDEX口；高電平時(shí)，讀寫(xiě)DATA口；
◇INT中斷請求。
SoPC的標準組件庫中并不包含網(wǎng)絡(luò )控制器DM9000A，在這里需要添加自定義組件。
在SoPC Builder中，用Create new component添加自定義組件。需要向其添加HDL設計文件DM9000A_IF.v，用來(lái)設計一個(gè)從Avalon總線(xiàn)到DM90 00A的一個(gè)邏輯接口，其代碼所下：