基于以太網(wǎng)硬件協(xié)仿真接口實(shí)現便捷和高帶寬的仿真
加入技術(shù)交流群
基準測試
對5×5濾波器設計示例進(jìn)行了編譯以便實(shí)現點(diǎn)對點(diǎn)以太網(wǎng)硬件協(xié)仿真，并利用Xilinx ML402開(kāi)發(fā)板對其進(jìn)行了協(xié)仿真。我們對硬件仿真速度與軟件仿真速度進(jìn)行了比較?；鶞食绦蛱貏e考慮了每秒被讀回的已處理幀的數目，并將結果同單個(gè)幀的濾波操作所耗費的軟件仿真時(shí)間進(jìn)行了比較。
圖6總結了與純軟件仿真相比，以太網(wǎng)協(xié)仿真所實(shí)現的仿真加速。結果表明，仿真速度提高了大約50到1,000倍。在現實(shí)設計中，速度的提高幅度取決于多種因素，這些因素包括：設計的復雜程度、I/O端口的數目和I/O數據的流量等。圖6還顯示，和以太網(wǎng)設置有關(guān)的另外兩個(gè)重要因素——鏈路速度和可允許的最大幀尺寸——也能影響到協(xié)仿真的性能。
隨著(zhù)鏈路速度的提高，我們發(fā)現仿真所用的時(shí)間大大縮短，這是因為有更多的帶寬可用于協(xié)仿真的數據。另外，如果開(kāi)通千兆位級以太網(wǎng)的巨型幀支持功能（為保證突發(fā)數據傳輸的效率最大化，加大了可允許的最大幀尺寸），協(xié)仿真的性能可得到進(jìn)一步的提升。
本文引用地址：http://dyxdggzs.com/article/154026.htm
結論
System Generator for DSP的以太網(wǎng)硬件協(xié)仿真接口，為在Xilinx ML402平臺上進(jìn)行視頻和圖像處理應用仿真提供了一個(gè)便捷和高帶寬的解決方案。該類(lèi)接口為對遠程FPGA平臺進(jìn)行仿真，或者為了實(shí)現更高的性能，對那些直接通過(guò)以太網(wǎng)電纜連接主機的開(kāi)發(fā)板進(jìn)行仿真創(chuàng )造了條件。借助System ACE解決方案，設計人員可以通過(guò)以太網(wǎng)完成器件配置，消除了對二次編程電纜的需求。正如基準測試結果顯示的那樣，該接口能夠大幅度提高仿真速度。
評論