嵌入式系統降低功耗的方法研究

摘要 低功耗嵌入式系統設計的能量消耗問(wèn)題是近幾年來(lái)在嵌入式系統設計中普遍關(guān)注的難點(diǎn)與熱點(diǎn)，它嚴重制約著(zhù)嵌入式系統的應用及發(fā)展。本文以降低嵌入式系統所耗電能為目標，提出了嵌入式系統降低功耗的綜合措施，并對低功耗嵌入式系統各種經(jīng)典措施進(jìn)行優(yōu)化改進(jìn)，使之充分發(fā)揮降低功耗的作用。最后闡述了該解決措施尚存在的一些關(guān)鍵問(wèn)題，并對低功耗嵌入式系統的前景和發(fā)展進(jìn)行了評述。
關(guān)鍵詞 低功耗硬件設計 低功耗軟件設計 DVS DPM

引 言
隨著(zhù)嵌入式系統應用的迅速發(fā)展，PDA和移動(dòng)電話(huà)等便攜式裝置深入到生產(chǎn)生活的各個(gè)角落，嵌入式系統市場(chǎng)有迅速增長(cháng)趨勢。嵌入式系統一般是由電池來(lái)供給電能的，而且大多數嵌入式設備都有體積和重量的約束。減少電能消耗不僅能延長(cháng)電池的壽命，縮短用戶(hù)更換電池的周期，而且能提高系統性能與減小系統開(kāi)銷(xiāo)，甚至能起到保護環(huán)境的作用。

1 嵌入式系統功耗分析
研究微處理器的低功耗設計技術(shù)，首先必須了解它的功耗來(lái)源。如圖1所示，從高層次仿真得出的結論可以看出，通過(guò)開(kāi)關(guān)級功率模擬所獲得的高性能CPU的功率分布關(guān)系。其中，時(shí)鐘功耗所占比例最大，包括時(shí)鐘發(fā)生、驅動(dòng)器、時(shí)鐘樹(shù)、鎖存器和所有時(shí)鐘負擔的器件；數據通路的功耗僅次于時(shí)鐘，主要包括執行單元、總線(xiàn)和寄存器文件；片上存儲器的功耗主要由存儲器的大小以及存儲陣列的電路和物理結構所決定；控制單元和I／O的功耗通常占整個(gè)芯片功耗的一小部分。

2 嵌入式系統低功耗設計
低功耗設計是一個(gè)復雜的綜合性課題。就流程而言，包括功耗建模、評估以及優(yōu)化等；就設計抽象層次而言，包括自硬件底層至應用程序層的所有抽象層次，而目前低功耗設計大都在操作系統層實(shí)施，如圖2所示。同時(shí)，功耗優(yōu)化與系統速度和面積等指標的優(yōu)化密切相關(guān)，需要折中考慮。下面根據各部分在嵌入式系統中的不同層次，討論常用的低功耗設計技術(shù)及具體應用。

2．1 低功耗硬件設計
低功耗硬件設計是嵌入式系統降低功耗的重要內容。因此，需要從系統內部結構設計、系統時(shí)鐘設計和低功耗模式等幾方面采用特定的方法(例如，門(mén)控時(shí)鐘和可變頻率時(shí)鐘、并行結構與流水線(xiàn)技術(shù)、低功耗單元庫、低功耗狀態(tài)機編碼、Cache低功耗設計等)來(lái)實(shí)現系統硬件節能設計。下面介紹門(mén)控時(shí)鐘和可變頻率時(shí)鐘的應用。時(shí)鐘是惟一在所有時(shí)間都充放電的信號，而且很多情況下引起不必要的門(mén)的翻轉，因此降低時(shí)鐘的開(kāi)關(guān)活動(dòng)性將對降低整個(gè)系統的功耗產(chǎn)生很大的影響。門(mén)控時(shí)鐘包括門(mén)控邏輯模塊時(shí)鐘和門(mén)控寄存器時(shí)鐘。門(mén)控邏輯模塊時(shí)鐘對時(shí)鐘網(wǎng)絡(luò )進(jìn)行劃分，如果在當前的時(shí)鐘周期內，系統沒(méi)有用到某些邏輯模塊，則暫時(shí)切斷這些模塊的時(shí)鐘信號，從而顯著(zhù)降低開(kāi)關(guān)功耗。圖3為采用“與”門(mén)實(shí)現的時(shí)鐘控制電路。門(mén)控寄存器時(shí)鐘的原理是當寄存器保持數據時(shí)，關(guān)閉寄存器時(shí)鐘，以降低功耗。門(mén)控時(shí)鐘易引起毛刺，必須對信號的時(shí)序加以嚴格限制，并對其進(jìn)行仔細的時(shí)序驗證。